|
1. 실험 개요
- 연산 증폭기는 아날로그 회로에서 가장 널리 사용되는 회로이다. 일반적인 연산 증폭기는 차동 입력을 받아서 단일 출력을 내보낸다. 이 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율
|
|
|
1. 실험 개요
- 연산 증폭기는 아날로그 회로에서 가장 널리 사용되는 회로이다. 일반적인 연산 증폭기는 차동 입력을 받아서 단일 출력을 내보낸다. 이 실험에서는 연산 증폭기의 전압 이득, 입력 저항, 출력 저항, 대역폭, 옵셋 전압, 슬루율
|
|
|
① 전압이득
∴
② 바이폴라 캐패시터 C가 개방되었을 때의 전압이득
∴
11. 그림 7-13의 에미터 공통 교류증폭기에 대해 다음의 교류량을 구하라.
①
②
③ 실험일자
실험자
실험목적
실험기기 및 부품
실험방법
실험결과
|
|
|
1. 목적
1) 논리 반전기의 회로기능과 중요한 특성들을 이해한다.
2) BJT를 이용한 논리 반전기 회로를 실험을 통해 이해한다.
2.예비지식
2.1 이상적인 디지털 논리 반전기
논리 반전기는 입력 신호의 논리 값을 반전시킨다. 따라
|
|
|
2)검토 및 보고 사항:
부 임피던스 회로를 구성하여 입력 단에 적당한 저항(Ra)을 배치하면 원하지 않는 정 저항을 상쇄시키는 역할을 수행함을 알 수 있었고, 그 저항의 크기는 RA와 같고 부호는 음의 부호를 지님을 실험을 통해 확인할 수 있
|
|
|
브닌 등가회로의 전류를 1mA가 흐르게 하기 위하여 다음 그림과 같이
저항10Ω을 직렬연결로 추가하여 측정해 보자.
저항 10Ω을 추가하면 위 그림과 같이 나올 것이다. 여기서 전류를 구하면 아래 그림처럼 나올 것이다.
4. 실험결과
위의 실험
|
|
|
실험할 때 Amplitude가 8V라서 그 값이 크게 나왔을 뿐 다를 바가 없다.
9) 클램프 (정현파 입력)
a.회로를 꾸미고 정현파 입력을 하라
b. 각 계산치와 예상파형도
Vi = +4V 일 때 Vo = 0.549V
Vi = -4V 일 때 Vo = -7.451V
Vi =0V 일 때 Vo = -3.451V
c. 오실로스코프
|
|
|
실험 방법
4.1 파형 정형 회로
그림 2. 전압 안정화 회로
(1) 그림 2의 회로를 구성하라.
(2) 입출력 그래프를 관찰 한 후 을 측정한다.
(3) DC 입력 전압을 0 ~ 10V (1V 간격)로 변화시키면서 입출력 전압을 측정하고 결과로부터 이 회로가 정전압 회
|
|
|
회로를 완성한다.
실험 내용 및 예상 결과
(1)실험 내용
▲실험회로(기본 회로실험)
①위의 실험 회로를 구성하라. 저항 R1=R2=300[Ω], R3=150[Ω]을 각각 연결하라.
②부하저항 =330[Ω]을 연결하고, 직류전원 V1=12[V]를 인가하라.
③에 걸린 전압 을
|
|
|
회로 구성에는 몇 번을 확인해 봐도 이상이 없었지만, 이러한 오차가 발생한 이유는 아무래도 브레드 보드의 문제거나, CA3046 소자에 이상이 있어 이러한 값이 나타난 것 같다. 이번 실험에서는 저번 실험과 다르게 예비보고서에서 실행한 시
|
|
메뉴펼치기
