|
논리 게이트(Logic Gate)
3. 조합논리회로
1) 특징
2) 반가산기(Half-Adder,HA)
3) 전가산기(Full-Adder,FA)
4) 디코더(Decoder)
5) 멀티플렉서(Multiplexer,MUX)
6) 디멀티플렉서(Demultiplexer)
4. 순서 논리회로
1) 플리플롭(Flip-Flop)
2) RS 플리플롭
3) JK 플리플
|
|
|
회로 여러 곳에 클록 신호를 보내는 용도에 사용
⑵ 순서 논리회로플리플롭과 게이트들로 구성되고, 회로 내부에 기억 소자를 가지고 있어서 입력값과 기억소자의 상태에 따라 출력값이 결정되는 논리회로 1) 플리플롭(Flip-Flop) 1비트의 정보
|
|
|
회로로 구성된 것들이
많기 때문에 구조적 모델링, 즉 component문을 사용해서 미리 짜둔 회로를
불러내어 사용하는 방법이 아주 유용하게 쓰일것이다.
이제까지는 1비트 끼리의 가감산을 해왔는데 비트에 번호를 부여함으로서
8비트의 가산기
|
|
|
산기
그림 4-23에서 반감산기가 두 개 사용된 것을 볼 수 있으므로, 양쪽의 빌림을하나의 OR 게이트로 연결하여 그림 4-24과 같이 표현하기도 합니다.
그림 4-24 반감산기를 사용한 전감산기
참고문헌
김학련의 디지털 공학
논리회로 홍경호 한빛
|
|
|
회로도
4×10 해독기
(2) 부호기
정의
해독기와 정반대의 기능을 수행하는 조합 논리 회로로서 여러개의 입력 단자 중 어느 하나에 나타난 정보를 여러 자리의 2진수로 코드화하여 전달한다.
8진-2진 부호기 진리표
입 력
출 력
8 진 수
A
B
C
0
0
0
0
|
|
|
디지털공학개론(반가산기 전가산기, 고속가산기, 비교기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 )
목차
1) 조합 논리회로 (Combination Logic Circuit)
2) 반가산기
3) 전가산기
4) 디코더 (Decoder)
5) 인코더 (Encoder)
6) 고속가산기
7) 비
|
|
|
반가산기라고 한다. 반가산기는 2개의 2진수 x,y라는 논리변수를 더하여 합(sum)과 캐리(carry)를 산출하기 위한 조합 논리회로이다.
반가산기의 진리표는 다음과 같다.
또, 회로는 다음과 같다.
2. 전가산기
컴퓨터 내부에서 여러 비트로 된 두 수
|
|
|
산기는 반가산기와 마찬가지로 두 개의 수에 대한 감산기
A
B
D
Br
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
0
반감산기 진리표와 회로
전감산기
두개의 2진수의 뺄셈은 감수의 보수를 구하여,그것을 피감수에 더함으로써 실현
이 방법에 의하면 뺄셈은 전가산기
|
|
|
산기를 구성하라.
한 누산기에서 다음 누산기로 자리 올림을 하는 것
4. <그림 3-4>와 다른 회로의 전가산기를 구성하라. ●실험 목적
●실험 원리
○ 반가산기 (Half-Adder, HA)
○ 전가산기 (Full-Adder, FA)
○ 반감산기 (half subtracter , HS)
|
|
|
|
산기를 구성하여 실험하고 진리표를 작성하라.
3. 고찰
1. 실험제목
이번 실험의 제목은 "반가산기와 전가산기"이다. 반가산기와 전가산기는 디지털 전자 회로 설계에서 기본적인 역할을 하는 중요한 조합 논리 회로이며, 이들을 통
|
|
메뉴펼치기
