|
회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다단계 조합 논리 회로도
(5) 4-비트 가산기 회로를 위의 전가산기 회로를
|
|
|
회로를 만들 수
있다는 생각이 들었다. 십진수는 우리에게 익숙하기 때문에, 출력이 10진수로 되면
정말 편할 것이다. 가산기 , 반가산기, 감산기, 디코더 , 카운터
가산기
반가산기를 이용하여 전가산기를 구성
parallel 2bit binary adder
감
|
|
|
회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다단계 조합 논리 회로도
(5) 4-비트 가산기 회로를 위의 전가산기 회로를
|
|
|
된다.
2. 최상위 비트부터 한 비트씩 오른쪽으로 진행 하면서 이웃하는
2개의 진수에 대한 XOR 연산을 수행하면 그 결과가 그레이
코드가 된다.
3. 마지막 코드가 얻어질 때까지 2번을 반복한다. 2진수 와 그레이코드
전가산기
|
|
|
전가산기의 실험
아래 그림과 같이 논리소자를 이용하여 회로를 구성하고, 실험결과를 표와 타이밍도에 기록한다.
실험 1의 ①~⑤과정을 반복한다.
(3) 실험 3. 반감산기의 실험
아래 그림과 같이 논리소자를 이용하여 회로를 구성하고, 실험
|
|
|
논리 함수는 다음 식과 같이 구할 수 있습니다.
Bn=
B+C+ABC
=
B+C(+AB)
=
B+C(A ⊙ B)
=
B+C()
위의 두 가지 식을 동시에 구하기 위하여 논리 게이트를 연결하면 그림 4-23와 같은 전감산기를 구할 수 있습니다.
그림 4-23 전감산기
그림 4-23에서 반감산기가
|
|
|
전가산기의 기능이다. 컴퓨터는 2개의 반가산기를 전가산기와 조합시켜, 동시에 4개 비트 또는 그 이상의 덧셈을 할 수 있다.
S=Y +X = XY
C=XY
<반가산기의 진리표>
전가산기(Full adder)
컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로
|
|
|
회로도를 너무 복잡하게 그려놓아서 발생한 문제점들이다. 앞으로의 실험에서는 최대한 까끔하고 보기 쉽게 회로도를 그려야 겠다. 1. 실험목표
2. 기초이론
□ 반가산기
□ 전가산기
□ BCD 덧셈기
□ BCD 4bit 덧셈기/뺄셈기
3. 실험
|
|
|
산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양한 기능을 가지는 것이다.
○1 반가산기
- 그림과 같이 XOR
|
|
|
S<1> LOC =P139;
NET S<0> LOC =P138;
NET C<1> LOC =P136;
NET C<0> LOC =P135;
< 동작 확인 > 1. 이진병렬가산기
< 시뮬레이션 결과 >
< H/W 확인 >
< 동작 확인 >
2. 3상태버퍼 실습
< 시뮬레이션 결과 >
< H/W 확인 >
< 동작 확인 >
|
|
메뉴펼치기
