|
증폭기의 직류 해석에서는 이들 커패시터를 개방 회로로 대체해야 한다. 2번 그림은 1번 그림을 변형한 그림이다.
여기서 베이스-이미터 접합의 전압 강하는 VBE=0.7V로 가정 했다. 1. 목 적
2.예비지식
1) 직류해석
2) 소신호 해석
3.
|
|
|
1. 실험 개요
- 트랜지스터를 이용한 능동 부하의 경우 저항 부하에 비해서 공정에 대한 변화량이 적고, 정확한 저항을 위한 추가 비용이 들지 않는다는 장점이 있다. 이 실험에서는 능동 부하를 사용한 차동 증폭기(differential amplifier)를 구성
|
|
|
증폭기의 바이어스 전류 IEE를 구하라.(단, 트랜지스터의 VBE = 0.7V 이다) 1. 목적
2.예비지식
a. 대신호 동작
b, 소신호 동작
c. 정전류 전원
3. 준비
3.1 대신호 동작
3.2소신호 동작
4. 기기 및 부품
5. 실험
5.1 대신호 동
|
|
|
1.목적
능동 부하를 가진 bjt 차동 증폭기의 전압 이득과 출력 저항을 실험을 통해 구한다.
2.예비지식
회로에서, 트랜지스터 Q1과 Q2가 차동쌍을 형성하며, 이들 트랜지스터는 정전류 IEE로 바이어스 된다. 부하 회로는 전류 미러 형태로
|
|
|
증폭기 중에서 공통 소오스 증폭기와 소오스 팔로워를 실험하였다. 이번에는 나머지 기본 증폭기 구조인 공통 게이트 증폭기에 대한 실험을 진행한다. 공통 게이트 증폭기는 입력 임피던스가 작아 전류를 잘 받아들이는 특성이 있다. 이 실험
|
|
|
증폭기이고, 높은 전압 이득을 얻을 수 있다는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 이미터 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구하고, 이를 실험에서 확인하고자 한다.
|
|
|
I(R1B1) I(R1B2) I(R1C) V(3) V(4)
1.000E+01 8.207E-04 8.151E-04 8.861E-04 1.793E+00 1.936E+00
이론값
모의실험값
측정값
오차(%)
Ib(uA)
Ic(mA)
Vb(V)
Vc(V)
*직류해석(뒷 단자)
.OP
.DC VCC 10V 10V 6
VCC 6 0 10
R2B1 6 9 68K
R2B2 9 0 10K
R2C 6 7 2.4K
R2E 8 0 240
R3E 10 0 1K
Q2 7 9 8 Q2sc1815
Q3 6 7 10 Q2
|
|
|
2150
932.33
735.76
5103.78
fR + 400
2350
1015.03
673.86
5111.39
fR + 600
2550
1106.06
626.15
5122.53
3. 분석
이 실험은 RLC 직렬 회로에서 주파수에 따른 전류와 임피던스의 값을 측정하는 것입니다. 위의 결과표를 보면 1.95kHz가 리액턴스 값이 0에 가까운 공진 주파수
|
|
|
aver/100038196768
Electronic devices and Circuit theory 전자 회로
저항수치 읽는 법
http://blog.naver.com/ckmoo/140007543861
http://kr.blog.yahoo.com/jskccm/2477
Breadboard 사용법
http://pepsiman.tistory.com/122
|
|
|
60
237.9406
6688.852
11960.2
7062.372
1.416
+ 80
257.9406
6170.217
12965.51
8262.324
1.21
+ 100
277.9406
5726.217
13970.82
9490.173
1.054
③ 계산된 값을 이용하여 주파수에 대한 Z, I의 그래프를 그림 17.3의 주파수 특성 곡선
과 같은 형태로 그려라.
|
|
메뉴펼치기
