|
있도록 미리 연습해본다.
3. 설계 내용
- 설계 규격
(1) 저항을 부하로 하는 MOS 차동증폭기 설계(기본 구조는 그림 7-48 참조)
(2) CMRR > 20dB
(3) 부하저항 5<<30
(4) 전원 =5~15V(dual power supply)
(5) 트랜지스터 특성 : , ,
(각 트랜지스터의 (W/L)비는 조
|
|
|
차동 모드 이득의 비다.
위의 공식에서 Ac가 0에 가까워질수록 CMRR은 무한대로 증가한다. 만약 Ac=0이면, 완벽한 대칭성 을 가진 차동 증폭기로, 출력 전압은 이다. CMRR이 높을수록 성능이 좋은 차동증폭기라 할 수 있다. CMRR을 크게 하기 위해서
|
|
|
는 트랜지스터와 FET를 사용하여 이상적 증폭기를 실현시킬 목적으로 만든 리니어 IC(linear intergreated circuit)이다. 차동증폭기는 연산 증폭기에 속한다. 차동증폭기(differential amplifier)는 2개로 된 반전 및 비반전 입력 단자로 들어간 입력 신호의
|
|
|
입력을 넣었을때 그 이득은 훨씬 더 커진다는 점이다. 계산된 Q1과Q2의 이득을 보면 그 사실을 확인할 수 있다. 이러한 특성은 입출력 공식인 Vout = A(v1-v2)를 통해 계산할 수 있다.
실험과정 18. 공통모드
V1, v2
Vc1, vc2
Vout
Ve
이번실험은 차동증폭기
|
|
|
증폭기소자의 불량정도가 있겠다. 실험을 하면서 잘 몰랐지만 보고서를 쓰기위해 조사하면서 확실히 알게 된 사실은, 차동 연산증폭기는 두 단자에 똑같은 입력을 주어도 약간의 전압이 출력에 걸리는 것을 알았다. 이는 오프셋 전압이라고
|
|
 |
og control circuit
이를 위한 직류전압검출은 HCPL7800을 사용하였고, OP 엠프로 구성한 차동증폭기와 PI제어기를 사용하여 제어를 실시하였다. 전류제어부는 인버터가 선로의 고조파 전류에 대해 보상해야 할 전류를 생성하기 위한 부분으로, 선로
|
|
메뉴펼치기
