|
전자회로실험 P.54 그림 7-3
⑤ 그림 7-3에 나타난 회로는 입력상의 노이즈에 민감하다. 이것을 보상하기 위한 회로를 그림 7-4에 나타내었다. 그림 7-3의 회로에 330Ω의 저항을 첨가하여 그림 7-4의 회로를 구성한다. 그림 7-4 회로의 특징은 다음과
|
|
|
실험 결과를 바탕으로 표와 그래프를 그려본 결과, 1N4148과 1N4733 다이오드의 수치 모두 전압이 0.5V부터 천천히 올라가다가, 1~2V 시점부터 급격하게 증가됨을 알 수 있다.
7. 참고문헌
전자회로실험
p.2~5 1. 실험 목표
2. 관련이론
2-1 기초
|
|
|
전자회로의 기초”, 북스힐
[4] 김재요, “전자회로의기초”, 두양사
[5] 김동식, “전자회로” 생능출판사
[6] 윤용수, “전기전자회로실험” 태영문화사
[7] 신인철 외, “대학 전자회로 실험”, 청문각
[8] 김현후, “ 전자회로실험”, 내하출
|
|
|
전자기기가 그렇듯 마모가 되어 제대로 된 값이 도출되지 않았을 가능성이 있다.
8. 참고문헌
전자회로실험 P.69~83
데이터 시트 검색엔진 https://www.alldatasheet.co.kr/ 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
2-3 소자(부품) 소개
3. P
|
|
|
있었을 것이다.
7. 참고문헌
※ Microelectronic CIRCUITS, 5th, Sedra/Smith, Oxford, chap 3
※ 대학전자회로 실험, 1997년, 청문각, 이승훈외 3명 335~360p 1. 제목
2. 목적
3. 이론
4. 실험 결과 및 분석
5. 검토 및 보고 사항 (디자인 프로젝트)
6. 토의
|
|
|
.
3-3 실험 ③
(전자회로 실험 P. 29 그림 4-8)
1. 전자회로 실험 P. 29 그림 4-8의 회로를 구성한다.
2. 오실로스코프로 입력과 출력파형을 관찰하고, 측정된 파형을 전자회로 실험 P. 30 그림 4-9에 도시한다.
3-4 실험 ④
(전자회로 실험 P. 30 그림 4-10)
1.
|
|
|
볼 수 있다.
7. 참고문헌
※ Microelectronic CIRCUITS, 5th, Sedra/Smith, Oxford, chap 2
※ 대학전자회로 실험, 1997년, 청문각, 이승훈외 3명 335~347p 1. 제목
2. 목적
3. 이론
4. 실험 결과 및 분석
5. 검토 및 보고 사항 (디자인 프로젝트)
6. 토의
|
|
|
회로 구성 시 요구되는 부품이 매우 적다는 장점을 가지고 있다.
※ 전자회로 실험 P.60 그림 8-1 (바이폴라 트랜지스터에 대한 바이어스 형태)
3. 공식
베이스 바이어스
(1)
(2)
(3)
에미터 바이어스
(1)
만약, 이면,
(2)
(3)
(4)
전압분배 바이어
|
|
|
전자회로 실험 P. 86 그림 10-2. 공통 콜렉터 증폭기
공통 콜렉터 증폭기의 특성
- 중간정도의 전류이득
- 이주 낮은 전압이득(1이하)
- 높은 입력 임피던스
- 낮은 출력 임피던스
2.2 실험 원리
① 직류 등가회로의 형성
에미터 공통 교류 증폭기의
|
|
|
회로는 인 양의 반주기 동안에 캐패시터가 중전되어 캐패시터의 전압은 가 된다. 이로 인해 출력전압 가 되어 최대값이 3V인 음의 클램퍼 회로가 된다.
4. 실험 결과 및 분석
1) 실험 결과
(1) 접합 다이오드
1. 다이오드의 극성
다이오드의 극성
|
|
메뉴펼치기
