|
에미터 전압 Ve와 에미터 전류 Ie 의 비로 정의되며 다음과 같이 계산된다.
5.Simulation
(1)CC 소신호 이득
(2) CB 소신호 이득
▣ 참고문헌
①전자회로기초및응용, 상학당, 남상엽 외2명
②전자통신기초실험, 상학당, 전자통신연구회
③전자회로실험
|
- 페이지 8페이지
- 가격 1,000원
- 등록일 2011.10.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험처럼 접지를 할 수 없는 경우입니다.
이미터공통증폭기의 경우 콜렉터와 전압에 걸린 양단전압을 측정해야 한다. 그런데 보통 계측기(오실로스코프, power supplely, signal generator...)등은 서로 접지되어 있다. 따라서 일반 접지형 오실로스코
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2010.03.03
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
공통 게이트 증폭기는 공통 베이스 증폭기(BJT)와 유사
낮은 입력저항 Rin(source) = 1/gm
전압이득은 공통소스증폭기와 동일(Av = gmRd)
FET(Fileld-Effect Transistor)이 고입력 임피던스를 갖는 이유
간단히 말씀 드리면 FET의 물리적 구조 때문입니다. 게
|
- 페이지 5페이지
- 가격 1,200원
- 등록일 2008.12.13
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
교류적인 이득은 보상을 시킬 수 있습니다.
BJT와 JFET의 비교
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 ) 1. 목적
2. 이론
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
- 페이지 4페이지
- 가격 1,200원
- 등록일 2008.12.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험은 아니었고 1학기 때 배웠던 에미터 플로워의 복습 및 실습이라 생각하고 실험에 임했다. 실험에서는 2N2102를 사용하라고 했는데 기자재 부족으로 C2120을 사용하여 실험을 하였다. 이론에서 배운적이 없던 전력이득을 구하는 실험이었는
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2010.03.03
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|