|
구조
에피텍셜 플라나(epitaxial planar)구조 - PN접합의 3차원 적층구조
NPN 트랜지스터의 도식적 구조
-이미터 측의 도핑농도를 컬렉터측에 비해 훨씬 높게 만든다
-이미터와 베이스 사이의 결핍층 두께는 컬렉터와 베이스 사이보다 좁다 * 결
|
|
|
구조
<1>LCD의 종류
(1) TN LCD
(2) STN LCD
(3) DSTN LCD
(4)TFT(thinfilmtransistor);박막트랜지스터
<2>LCD의 구조
(1) MODULE의 주요 자재 및 부품
1) TAB (Tape Automated Bonding)
2) ACF (Anisotropic Conductive Film)
3) PCB (Printed Circuit Board)
4)
|
|
|
트랜지스터가 합쳐진 구조로 그림에 1,2,3,순으로 Base, Collector, Emitter임.
내열성과 내전압성이 우수한 전압으로서 주로 전력 증폭률이 높은 회로에 사용됨.
극성이 없고 용량이 작아서 고주파 대역에서 주로 사용됨.
4.실험 내용 및 결과
1) 달링
|
|
|
구조를 사용하였음에도 불구하고 cell 면적은 DRAM과 비교하여 약 4배에 달함.
- FRAM의 집적도가 DRAM에 비하여 떨어지는 이유는 1T-1C 구조를 기억소자에서 트랜지스터와 캐패시터가 각각의 면적을 차지하는데 기인
- FRAM에서는 별도의 면적이 필
|
|
|
트랜지스터와 비슷한 구조를 가지며 베이스 단자가 없고 빛을 받아들이는 부분만 존재한다. 받아들인 빛의 양에 따라 소자의 저항이 변하기 때문에 컬렉터와 이미터 사이에 흐르는 전류의 양이 변하게 되는데, 이러한 전류의 양의 변화로서
|
|
|
계산하라. 계산결과에 반영되듯이 고정 바이어스 구조는 변화에 매우 민감하게 나타날 것이다. 표 9.2에 계산 결과를 기입하라.
% =
% =
% =
% =
%
%
%
%
11.02%
10.86%
23.157%
0.124%
3. 전압분배기 바이어스 구조
a. 2N3904 트랜지스터를 사용하여 그림 9-2
|
|
|
트랜지스터 2N3904의 B값을 이 값으로 사용하라.
2. <고정 바이어스 구조>
a. 순서 1에서 결정한 B, 측정한 저항 값, 공급전압 Vcc, 측정한 Vbe를 이용하여 그림의 회로에 대하여 전류와 IC를 계산하라. 즉, B값과 회로 변수를 이용하여 이론적인 Ib
|
|
|
구조와 동작
▲ 다이오드의 기호 ▲ 순방향 전압 ▲ 역방향 전압
② 트랜지스터 : 신호를 증폭, 스위치 역할
㉠ 구조와 기호
▲ NPN형 트랜지스터 ▲ PNP형 트랜지스터
㉡동작 : 베이스와 이미터 사이에는 순방향 전압, 컬렉터에는 역방향 전압을
|
|
|
트랜지스터에서 전계는 p-n 다이오드를 통해서 채널에 가해진다. 반도체 채널로부터 산화층에 의해 분리된 금속게이트 전극을 사용함으로써 기본적으로 다른 종류의 전계 효과 소자를 얻는다. 이 금속 산화물 반도체 구조로 하면 게이트와 기
|
|
|
구조가 D램보다 복잡해서 집적도가 높아 16MB D램을 만들 수 있는 집적도로
4MB S램을 만들 수 있음.
캐시 메모리에 사용 EX)P4 CPU L2 CACHE 256KB, 셀러론 L2 128KB
3. D 램의 구조도
D램에는 여러 개의 트랜지스터가 들어 있고 이 트랜시스터는 각 축
|
|
메뉴펼치기
