|
파형이 점점 늘어나는 경향을 보입니다.
3. 참고문헌
노의철 외 2명, 『전력전자공학 2판』, 문선당, 2011, pp. 86-88 1. 개요
1.1. 목적
2. 시스템 구성
2.1. 과제1
2.1.1. schematic 및 설정
2.1.2. simulation 결과
2.2.3. 이론값 및 결과분석
2.2. 과제2
|
|
|
파형이 점점 늘어나는 경향을 보입니다.
3. 참고문헌
노의철 외 2명, 『전력전자공학 2판』, 문선당, 2011, pp. 86-88 1. 개요
1.1. 목적
2. 시스템 구성
2.1. 과제1-삼상 전파정류회로
2.1.1. schematic 및 설정
2.1.2. simulation 결과
2.2.3. 이론값 및
|
|
|
전자공학 3판』, 문선당, 2011, pp. 104-114. 1. 개요
1.1. 목적
2. 시스템 구성
2.1. 과제1-Full bridge converter
2.1.1. schematic 및 설정
2.1.2. simulation 결과
2.1.3. 이론값 및 결과분석
2.2. 과제2-Push-pull converter
2.2.1. schematic 및 설정
2.2.2. simulation 결과
|
|
|
Vout의 파형을 구한다.
6. 참고문헌
- 저자 - 전계석 고대식 김종진 전영집 공저
- 책제목 - 전기전자공학실험
- 출판사 - 포인트
- 페이지 - 191~203 1. 실험목적
2. 관련 이론
3. 실험 회로
4. 실험결과
5. 검토 및 고찰
6. 참고문헌
|
|
|
결과와 그 밑의 값을 통해 이론값과 실험값이 일치하여 나왔음을 볼 수 있었습니다.
3. 참고문헌
노의철 외 2명, 『전력전자공학 3판』, 문선당, 2011, pp. 104-114. 1. 개요
1.1. 목적
2. 시스템 구성
2.1. 과제1-Flyback Converter
2.1.1. schematic 및 설
|
|
|
측정할 수 있다.
6. 참고문헌
- 기초전자실험 with PSpice
P.179-203 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
3. PSpice 시뮬레이션
3-1 PSpice 시뮬레이션 결과
3-2 실험
3-3 결과 검토
4. 느낀점
5. 유의사항
6. 참고문헌
|
|
|
트랜지스터
2) JFET의 출력 특성 곡선 (게이트 전압에 따른 드레인 전류와 드레인 소스 전압의 특성)에 포화 영역, 차단 영역, 옴 영역의 구분.
3) JFET의 소신호 등가 모델(FET와 BJT의 차이점)을 알아보고, R1과 R2 값을 결정한다.
4. 실험 결과
|
|
|
회로를 구성하였다. 회로 분석에 앞서서 우리가 사용한 변압기의 특성을 알아보도록 하겠다. 우리가 상용전원으로부터 인가받은 1차측 전원은 220Vrms, 220Vrms*1.414=311.08Vpk 값이 걸리게 된다. 이때 실험을 통해 확인한 결과 2차측에 넘어오는 전압
|
|
|
회로는 입력저항에 비해 출력저항이 작으므로 부하와 CE 회로사이에 연결하여 부하효과를 감소시키는 amplifier가 된다.
→ 느낀점 : 이번실험은 대체적으로 잘 된 것 같다. 우선 장비고장과 인명피해가 없었고 결과값도 예상했던 만큼 비슷하게
|
|
|
PEARSON PRENTICE HALL, 2010.
- 전자회로실험 교재, 아주대학교, 2011. < 1. 설계부품 >
< 2. 설계 준비 사항 >
< 3. 실험 과정 및 실험 결과(실제 실험 결과를 시뮬레이션과 비교분석) >
< 4. 실험 결과에 대한 토의 및 고찰 >
< 5. 참 고 문 헌 >
|
|
메뉴펼치기
