|
인가되게 하면 정상적인 동작이 이루어진다. ▣ 실험 목적
▣ 실험 이론
▣ 예비과제
⑴ Latch 회로와 Flip-Flop회로를 비교 설명 하라.
⑵RS flip flop을 JK, D, T flip flop으로 변환시켜라.
⑶Race problem에 대하여 timing chart를 이용하여 설명하라.
|
|
|
않는다. 따라서 f/f의 상태를 변하게 하고 싶을 때는 T에 1을 입력시키면 된다.
여기표는 순차논리회로를 설계하는데 중요한 자료들 이다. ▷플립플럽(Flip-Flops)
1)비동기식 RS 래치
D f/f
4)JK f/f
5)T f/f
6)Master-Slave형 f/f
7)플립플롭의 여기표
|
|
|
립플롭과 T 플립플롭을 결합한 것이다
입력은 J,K 두개로서, 각각 RS 플립플롭의 S,R과 마찬가지의 역할을 한다
JK 플립플롭에서는 T 플립플롭에서처럼 J=K=1일 때 출력이 반전될 뿐이다
회로도로부터 JK 플립플롭이 A와 B의 마스터와 슬레이브
|
|
|
6. Bistable or flip-flop
1. 목적
2. 실험 기기 및 부품
3. 기본 이론
4. 실험 과정
4. AND-게이트된 J-K 마스터-슬레이브 플립플롭
6. 필요한 결과
|
|
|
회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
순서 논리회로
입력값과 회로의 현재 상태에 따라 출력값 결정
기억능력 갖고 있음
플립플롭(flip-flop)
RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭
순서
|
|
|
회로도와 파형으로 나타내시오. (simulation)
6. 필요한 결과
Clock
+5
0
1. FF 1 Q
+5
0
1. FF 2 Q
+5
0
그림 9-4
Clock
+5
0
2. FF 1 Q
+5
0
2. FF 2 Q
+5
0
2. FF 3 Q
+5
0
그림 9-6
Clock
+5
0
3. FF 1 Q
+5
0
3. FF 2 Q
+5
0
3. FF 3 Q
+5
0
3. FF 4 Q
+5
0
그림 9-8
Clock
+5
0
4. FF 1 Q
+5
0
4. FF 2 Q
+5
0
|
|
|
회로에 응용
순서도
존슨카운터(Johnson Counter)
존슨카운터(Johnson Counter)의 P펄스
직렬 연산 가산기
- 555 타이머 - 비안정
555 타이머는 클럭 파형을 공급하는 발진기로 이용할 수 있는 TTL 호환성 IC이다.
555는 기본적으로 두 개의 상이한 출력 레
|
|
|
기본적인 송수신기를 회로로 구현하였습니다. 처음에는 많이 생소하고 힘들었지만 힘든 만큼 얻는 것이 많아 기본적인 컴퓨터 구조에 대해서 많이 알게 되었습니다. 이번실험을 통해 컴퓨터의 기본적인 데이터 송수신 기능에 대해서 알게 되
|
|
|
회로>
(3) 실험 3 : 4비트 좌측 시프트 레지스터
아래 그림과 같이 JK-FF를 이용하여 회로를 구성한다. CLR을 Low에서 High로 출력을
clear하고, 전체의 플립플롭이 reset되었는지 확인한다. CP를 순차적으로 인가해 가면서 지시된 점의 전압을 측정하
|
|
|
회로를 구성에 성공하였고 위의 결과를 도출해 낼 수 있었다. 이렇게 설계를 함에 있어서 각 소자의 사용법을 정확히 익힐 수 있었다. 이번 설계를 통하여 다양한 카운터를 설계할 기본적인 지식을 익힐 수 있었다.
- IC 응용 및 설계, 이영훈
|
|
메뉴펼치기
