|
Q는 0이 나오게 된다. JK 플립플롭이 기능을 수행하기 위해서는 PRESET=CLEAR=1이 되어야 한다.
따라서 PRESET의 역할은 Q를 1로 초기화하고 CLEAR의 역할은 Q를 0으로 초기화 할 때 사용한다. 1. 실험 결과 및 분석
2. 비고 및 고찰
3. 설계 및 고찰
|
|
|
회로도 :
C D
Q(t +1)
1 1
1 0
0 X
1
0
불변
③ 진리표 :
다. T 플립플롭 : T(toggle) 플립플롭은 입력이 들어올 때마다 출력의 상태가 바뀌는 성질을 가지고 있으며 클럭펄스가 들어 올 때마다 출력이 바뀝니다.
라. J-K 플립플롭 : RS플립플롭의 결점을 보
|
|
|
회로에 대해 다음의 입력파형에 대한 FF의 출력 Q[3:0]를 그리고, 출력이 0-9까지 10진수로 증가하도록 나타내어라. (단, MyCad의 ‘시그널 합치기..’를 이용하고, 입력 CLK의 주기는 60ns이다.)
(5) JK 플립플롭을 이용한 동기식 감산 16진 카운터를 설
|
|
|
결정하는 회로를 Flip Flop 이라 한다. 1.논리게이트
(1)논리게이트 개요
(2)논리게이트 종류
2.쿨럭 파형의 정의
3.flip flop(플립플롭)의 정의
- 종류 및 설명
- JK7476 플립플롭 과 7400 플립플롭
4.실험내용
5.고찰
6.참고문헌
|
|
|
확인한다.
2. 실험 준비물
- 직류전원장치 1대
- 오실로스코프 1대
- Function Generator 1대
- Bread Board 1대
- Quad 2 Input NAND Gate (74LS00) 6개
- Hex Inverter (74LS04) 3개
3. 설계 실습 계획서
(1) JK Master/Slave 플립플롭의 1’s catching에 대해 조사하라.
|
|
|
하여 비동기입력 프리세트와 클리어 입력을 갖는 SR 플립플롭을 설계하시오.
sol)
6.8 그림 6.12의 2번과 6번 게이트의 입력에 비동기 입력인 클리어 단자를 연결하시오.
sol)
6.9 두 클럭 전의 입력과 같은 출력을 갖는 동기 순서논리회로를 JK 플립
|
|
|
lel-Out)
실습 날짜 : 11월 15일
목적 : 4비트 병렬 레지스터의 개념파악과 이해를 통한 기능수행을 익힌다.
회로도
＿고찰
문제의 크기가 커짐에 따라 데이터를 저장할 때 플립플롭보다는 레지스터가 사용된다. 레지스터는 플립플롭을 모아서 같
|
|
|
Ⅰ. 동기식 카운터
1. 기재 및 부품
AND 게이트 7408 2개, JK 플립플롭(AND 게이트 입력) 7472 2개, JK 플립플롭
7473 저항 820[Ω], 4비트 만능시프트 레지스터, 단일 펄스 발생기 부품
2. 회로 및 이론 정리
▶비동기식 카운터의 플립플롭 동작은
|
|
|
JK-Flip flop을 사용하여 설계하라.
회로도
시뮬레이션
JK 플립플롭의 동작특성을 이해하면, 그 특성을 이용하여 카운터를 설계할 수 있다. 플립플롭을 3개 사용하였으므로 3비트 카운터, 즉 8까지 셀 수 있는 카운터까지 만들 수 있는데, 모드 6 카
|
|
|
.
74_163 Modulo 16 Counter
P 와 T 는 Enable 단자로
값이 1로 입력 되었을 때 CLK 값에 따라 출력이
결정된다 사용 칩에 대한 설명
회로 동작 원리
회로 변경의 이유
Modulo 6 카운터 설계 과정
상태도
진리표
카르노 맵
최종 회로도
|
|
메뉴펼치기
