|
개별적으로 취급할 수 없다.
◎ 참고문헌 : 반도체 제조장치 입문, 전전 화부, 성안당
집적회로 설계를 위한 반도체 소자 및 공정, 정항근, 홍릉과학
실리콘 공정기술 입문, 김종성, 동영 출판사
박막공학의 기초, 최시영, 일진사 없음
|
|
|
그 최대와 최소값에서 짤린 삼각파
가 되는데 이것은 741연산 증폭기의
회전비율(slew rate)로 인해 발생하는 현상이다. 0.0047μF의 커패시터에 대해서는 21KHzV정도이다. 1. 목표
2. 기본 이론 - 연산 증폭기
1)비교기
2)적분기
3)미분기
|
|
|
pin 1
V pin 2
Input Voltage
Output Voltage
0
2.5
+5
표 3-4-2 (74HC04)
V pin 1
V pin 2
Input Voltage
Output Voltage
0
2.5
+5 실험 3.
CMOS 와 TTL NAND/NOR 게이트 정의와 동작
1. 목적
2. 기본 이론
3. 실험 기기 및 부품
4. 실험 과정
5. 실험 고찰
6. 필요한 결과
|
|
|
저항
측정값
이론값
1
11.41 V
1.1 [Ω]
0
2
10.16 V
91.5 [Ω]
91.5012 [Ω]
3
10.16 V
156 [Ω]
156.0084 [Ω]
4
10.31 V
232.8 [Ω]
232.8005 [Ω]
5
11.09 V
511.4 [Ω]
511.419 [Ω]
결론
이번 실험은 저역 통과필터의 주파수 특성을 이해하고 브리지회로에서의 위상 편이 범위를 측정
|
|
|
회로를 만들 수 있었다. 증폭 회로는 JFET의 Gate에 순 바이어스를 걸어주어 Channel이 작아지는 효과를 만들어 Drain에서 Source로 흐를 때 저항값을 작게 만들어 전압을 높여주는 역할을 한다. Function Generator의 전압을 늘렸을 때 짤림 현상이 일어났
|
|
|
저항의 양쪽 전위차가 충분히 되지 못하여 Vout의 값이 입력전압보다 작아지게 된다. 그러므로 입력전압의 최대값은 이므로,
보다 충분히 큰 저항을 이용해야 한다. 1)실험의 목적
2)실험도구
3)실험내용
4)실험방법
5)토의
|
|
|
저항이 생기기 때문이다. 이 특성은 이상적이지 않은 op-amp의 특성이고 또한 op-amp마다 각각 다른 값을 가진다.
이러한 이유로 op-amp를 이용한 회로를 설계할 때에 이러한 특성 등을 잘 고려해야 한다. LM741의 데이터 시트에 나온 Slew rate값은 0.7V/
|
|
|
회로
회로도 작성
시뮬레이션
AC전압 분배회로
시뮬레이션
Probe 사용법
DC Sweep
Parametric 해석
논리 회로 설계 및 실험
디지털 입력신호
시뮬레이션 설정
De-Morgan의 정리
디지털 입력
시뮬레이션 결과
NAND Gate를 이용한 등가회로
Exclusive
|
|
|
저항을 측정한다. 이때 미지 저항의 측정값은 멀티미터를 통해 구했다. 3번에서의 미지저항의 측정값은 이고 5번에서의 측정 미지저항은 이다. 6번에서의 측정 미지저항은 이다. 미지저항의 이론값은 수식 7에 의해 순서대로 이다.
오차는 각
|
|
|
.
3. 능동 필터 회로 P-spice 시뮬레이션 수행 결과
회로도 )
조건) Start Freq :10Hz , End : 10kHz , Points : 10001
시뮬레이션 결과 )
# x 축 log scale로 변환한 값 1. 목적
2. 이론
3. 능동 필터 회로 P-spice 시뮬레이션 수행 결과
4.시뮬레이션 결과
|
|
메뉴펼치기
