|
저항의 연결은 직렬연결과 병렬연결 때의 값들은 이론 수업 시간뿐만 아니라 중고등학교 때부터 익히 학습된 것이었기 때문이다. 실제 측정 역시 교류회로 때 조교님이 설명해주신 Bread Board의 사용법을 잘 알고 있었고 회로 역시 간단했기 때
|
|
|
회로를 통과하면 처음파형과 같아지는 것을 확인 할 수 있다.
6.Analysis
시정수란 말은 좀 광범위한 의미를 갖기 때문에 꼬집어 이것이라 하기에는 힘들지만 일상적으로 가장 많이 사용하는 의미는 위의 식처럼 저항과 콘덴서의 곱을 의미합니
|
|
|
회로의 임피던스를 실험적으로 확인한다.
※ 병렬 RC회로의 임피던스를 실험적으로 확인한다.
장비 및 부품
-장비
DMM
함수발생기
-부품
저항 2kΩ 1개
인덕터 100mH 1개
캐패시터 0.1uF 1개
이론
❖
|
|
|
1. 실험목적
(1) 직 ? 병렬로 연결된 저항들의 등가 저항을 구하는 방법을 이해하고, 이를 실험을 통해 확인한다. (2) 전압 분배기 및 전류 분배기의 원리를 이해하고, 이를 실험을 통해 확인한다. 2. 실험 이론
(1) 직렬 저항 회로의 등가 저항
|
|
|
(V)
입력전압
-VBC
출력전압
VDC
표 3. 모든 스위치를 닫았을 때.
측정전압
파 형
전압 첨두치
(Vp-p)
직류전압
(V)
입력전압
VAC
출력전압
VDC
II. 토의 사항 1. 목적
2. 이론
(1) 반파 정류회로 (half-wave rectifier circuit)
3. 실험기구
4. 실험 방법
|
|
|
저항 RO는 클수록 바람직하며, 여기서는 RO=∞인 이상적인 정전류원을 가정. 입력: VI1,VI2출력: VC1,VC2
Chapter2. 실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.8 차동 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라.
|
|
|
저항 R_2에 흐르는 전류는 수식 5와 같다.
두 개의 회로에 공통적인 잡음이나 DC 전압이 존재할 때, 공통 잡음 신호와 공통 DC 전압을 제거하고 두 신호 선의 차이 전압만 증폭하기 위해 위의 difference amplifier를 사용한다. 1. 관련 이론
2. 실
|
|
|
회로 설계
실험 16. 키르히호프 전압법칙(단일전원)
실험 17. 키르히호프 전류법칙
실험 21. 최대 전력전송
실험 22. 망로(網路)전류를 이용한 망로해석
실험 23. 평형 브리지 회로
실험 24. 중첩의 원리
실험 25. 테브닌 정리
실험 26. 노튼의
|
|
|
이 실습만 끝내면 이제 상대적으로 부담이 덜 되는 논리회로 실습이 기다리고 있다. 마지막이라는 생각으로 집중해서 실험에 임해야겠다. 1. 목적
2. 실험 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
회로를 구성하게 되었다. 따라서 NOT gate와 AND gate에 의한 논리 값이 출력되게 되었다.
◈실험 종합
논리회로 실험을 위한 기본BASIC GATE에 대한 특성을 연구해 봤다. 각 GATE별로 BOOL공식과 출력 값을 비교해 보면서 이론과 현실의 관련성을 판단
|
|
메뉴펼치기
