|
논리설계 및 실험 12 레포트 (베릴로그 HDL 3)
목차
1. 서론
2. 베릴로그 HDL 기본 개념
3. 설계 및 구현 방법
4. 실험 환경 및 절차
5. 실험 결과 분석
6. 결론 및 고찰
논리설계 및 실험 12 레포트 (베릴로그 HDL 3)
1. 서론
본 보
|
|
|
로그 HDL 4)
목차
1. 실험 목적
2. 실험 이론
3. 설계 및 구현
4. 시뮬레이션 결과
5. 문제점 및 고찰
6. 결론
논리설계 및 실험 13 레포트 (베릴로그 HDL 4)
1. 실험 목적
본 실험은 디지털 논리회로 설계의 기본 요소인 Verilog HD
|
|
|
기반으로 작동하며, 일정 주기마다 신호를 변화시켜 시간을 측정하는 데 필요한 기준 신호를 제공한다. 이때 사용되는 클럭 신호는 안정적이고 1. 주제 배경 이론
2. 소스코드 설명
3. 시뮬레이션 결과 및 설명
4. 토의 및 실습소감
|
|
|
Verilog UpDown Game 프로젝트 결과 보고서
목차
1. 주제 및 목표
2. 설계 방식
3. 코드
4. 실행 결과
5. 토의
1. 주제 및 목표
Verilog UpDown Game 프로젝트의 주제는 디지털 회로 설계 및 FPGA 프로그래밍을 통해 간단하면서도 재미있는 게
|
|
|
Verilog를 사용한 설계과제(4bit CLA 모듈, State table)
목차
1. 설계 코드와 주석
2. 테스트벤치 코드
3. 시뮬레이션 결과
4. 고찰
1. 설계 코드와 주석
0] b, // 4bit 입력 binput cin, // 캐리 입력output [30] sum,// 4bit 결과 합output cout// 최상위
|
|
|
시립대 전자전기컴퓨터 마이크로프로세서 Verilog를 통한 41 mux, ripple carry adder 구현
목차
1. 41 mux
1) 구현 코드
2) wave 결과
2. Ripple carry adder
1) 구현 코드
2) wave 결과
3. 고찰
4. 참고문헌
1. 41 mux
1 멀티플렉서는 4개의 입
|
|
|
Decoder 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① 인코더의 회로 구성과 동작을 실험한다.
② 디코더의 회로 구성과 동작을 실험한다.
2. 관련이론
인코더는 여러 개의 입력 중에서 신호(1 또는 0)가 주어진 입력의 정보를 코드
|
|
|
Decoder의 구조를 이해하여 내부 시그널을 인풋, 아웃풋 값들과 연결 짓는 것이 중요한 실습 포인트이다. 또한 logic vector 활용법을 익힐 수 있는 실습이다.
<중 략>
4 to 16 VHDL Decoder의 코드는 다음과 같다. Input 은 4비트짜리 logic vector w이
|
|
|
디코더
‘복호기’라고도 부르는 디코더는 최대 2ⁿ개의 서로 다른 정보 중에서 n비트의 이진 입력 코드에 대응하는 하나의 출력을 선택하는 조합회로이다. 다시 말하면, 디코더는 어떤 이진수를 나타내는 입력을 받아서 그 입력 숫자에 대
|
|
|
|
, 4.22번 4.23번 총 9문제를 Specification, Simulation plan, System block diagram,결과 분석 순서로 풀었습니다. 각 문제마다 모델심으로 돌려서 저장한 V파일과 코드, 테스트벤치파일까지 모두 있습니다. 공들여서 한 만큼 참고하시면 정말 좋으실 겁니다.
|
|
메뉴펼치기
