|
디코더의 기능과 핀 각핀의 역할과 기능을 알수 있었다.
우리는 여기서 9(1001)까지는 정상적으로 표기되나 10이상(1010)의 숫자표기에는 문제가 있다는걸 알아내었다. BCD코드는 10이상은 사용하지를 않는다.
두 번째실험은 임의의고장을 만들어
|
|
|
Verilog HDL을 이용한 가산기 설계
2. 실험 목적
- Verilog HDL 언어를 학습한다.
- QuartusII 프로그램의 사용법을 익힌다.
- HBE-ComboII 실습장비의 사용법을 익힌다.
<Verilog HDL>
Verilog HDL은 하드웨어 표현 언어이다. SWITCH, GATE, RTL 수준의 코드로
|
|
|
15
보고서.hwp……………………………………………14p
|
|
|
or posedge key[5]) begin
if(rst) h_time1 <= 8'd0010_0000;
else if(key[5]) h_time1 <= 8'b0011_0000;
else begin
case(qh1)
4'd0 : h_time1 <= 8'b0011_0000;
4'd1 : h_time1 <= 8'b0011_0001;
4'd2 : h_time1 <= 8'b0011_0010;
4'd3 : h_time1 <= 8'b0011_0011;
4'd4 : h_time1 <= 8'b0011_0100;
|
|
|
5'b00000;//리셋 led 모두 off
else if(sum_coin > 9'd39) tea_led <= 5'b11111; //돈이 390원 이상, led 모두 On
else if(sum_coin > 9'd34) tea_led <= 5'b11101; //돈이 340원 이상, 350,400원 차 On
else if(sum_coin > 9'd24) tea_led <= 5'b01001; //돈이 240원 이상, 250원 차 led ON
else
|
|
|
1이 00(정지), 신호등 2가 01(황등), 신호등 3이 00(정지), 신호등 4가 01(황등)이다.
청각 장애인용 경보음 스위치작동 1. 설계과정 설명 및 동작설명
2. 상태도
3. 실습과제 코드
4. 응용 과제 코드
5. 핀 할당 설명
6. 전체회로도
7. 동작사진
|
|
|
|
로그래밍 제어 방식을 사용한다.
- control 메모리의 크기는 128 x 28(비트 수 가변가능)
≪ … 중 략 … ≫
#베릴로그 소스
♡LOVE CPU
module love_cpu(rst, clk, r0,r1,r2,r4,addr,FS,address,Data_out, opcode_t_mux, C1, V1, N1, Z1, C_C, C_V, C_N,C_Z);
input rs
|
|
|
Decoder의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현한 후 ModelSim을 이용하여 동작을 확인한다.
실험 고찰 2 - 회로도(schematic) 캡처
실험 고찰 2 - Programing 에서 Success 화면 캡처
실험 고찰 2 - ModelSim 결과 파형 캡처 & 분석
Input
Output
i1
i0
en
val
|
|
|
코드가 생성된다.
(4) 2단 2진 카운터의 출력을 다음 코드로 인코딩할 수 있는 회로를 그려라.
Normal Count
Encoded output
00
1000
01
0100
10
0010
11
0001
2단 2진 카운터 회로
주어진 코드로 인코딩 할 수 있는 회로
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저,
|
|
|
디코더를 갖춘 BCD 카운터를 만들어 보았다. 7490 BCD counter 와 7442 ic 칩을 사용해서 회로를 구성한 뒤 Clock을 주고 결과를 살펴보았다. 7442 ic 칩은 4개의 입력을 받아서 각각을 10개의 출력으로 바꾸어 준다. 여기에서 4개의 입력은 BCD 코드가 되고
|
|
메뉴펼치기
