|
Verilog와 같은 하드웨어 설명 언어를 사용하여 설계하였다. 제어기의 기본 구조는 Finite State Machine (FSM)으로, 신호등의 각 색상 상태를 정의하고 이를 전환하는 방식으로 동작한다. 코드의 첫 부분에서는 FSM의 상태를 정의한다. 1) Code analysis
|
|
|
verilog를 이용하여 구현하였다.
그림 Snap shot of simulation results
이를 Emulator를 통해 시스템 수준의 HW/SW 통합 시뮬레이션을 통해 functionality를 최종 검증하였다. Emulation을 통해 real code test를 통해 실제적인 환경과 유사한 환경에서의 통합시뮬레이
|
|
|
code Converter
3. 결과
1) 직렬입력 / 병렬출력 회로
4. 결론 및 고찰
1. 실험 목적
실험 목적은 비열로지(Verilog)를 활용하여 디지털 회로의 설계 및 시뮬레이션 과정에서 발생할 수 있는 다양한 문제를 해결하고, 이를 통해 전자 회로
|
|
|
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서
목차
1. 실험 목적
2. 관련 이론
1) Decoder
2) Encoder
3) BCD (binary-coded decimal) 코드
4) BCD-to-7-segment decoder
3. 사용 부품
1) 74LS47
2) 74LS148
4. 실험 과정 및 예
|
|
|
연세대학교 기초디지털실험 3주차 예비레포트 (combinational logic)
목차
Ⅰ. Combinational Logic MUX/DEMUX
1. MUX
2. DEMUX
Ⅱ. Combinational Logic Encoder/Decoder
1. Encoder
2. Decoder
Ⅲ. Analysis of results using simulation source codes
1. DEMUX
2. Decoder
Ⅳ. PYNQ G
|
|
|
Verilog를 이용하여 이를 구현해보는 것이다. BCD counter는 전자 회로에서 숫자를 계수하고 표시하는 데 중요한 역할을 하며, 다양한 디지털 시스 1. 실험목적
2. 1-digit BCD Counter 소스코드
3. 인스턴스 호출 부분 소스코드
4. 테스트밴치 소
|
|
|
|
Decoder 매뉴얼
여기서는 실제 구현된 각 단계별, 함수별 소스에 대한 설명을 나타내었다 * 전체적인 구조 및 단계적인 진행
1장. Intra coding
1)DCT 변환
2)양자화
3)역DCT 변환
4)역양자화
2장. Inter coding
1)Motion Estimation/Motion Compensation
3장. 부
|
|
|
디지털공학실험(디지털시계프로젝트) A+받은 자료입니다
목차
1.디지털시계의 회로도 & 구성 원리
2. 7 Segment Display & BCD코드
2.1 7 Segment Display
2.2 Bcd(Binary Coded Decimal) 코드 & Bcd Decorder
3. 74ls48 Decoder
4. Counter 원리 & 74ls93 Counter & 10진,6
|
|
|
Decoder
3. 설계 내용과 방법
1) 설계 내용
2) 설계 방법
4. 설계 결과 및 결과 분석
1) 소스 코드
2) 테스트 벤치 코드
3) Wave Form
5. 토의
6. 출처
1. 설계 배경 및 목표
논리회로 설계의 세계에서 BCD(이진 부수십진수) 가산
|
|
|
Decoder와 Demultiplexer 회로를 비교, 설명하라.
Decoder
·디코더는 코드화된 입력을 출력으로 변환하는 다중-입력, 다중-출력 논리회로
·입력코드의 수는 일반적으로 출력코드보다 적은 수를 가짐
·디코더는 조합회로로서 n개의 binary 입력신호로부
|
|
메뉴펼치기
