|
부하 실험(2번째 커패시터 추가)>
<실험 3-4. 부하 실험(2번째 커패시터와 부하 저항 추가)>
④ 바이어스된 2중 다이오드 리미터
<스위치 모두 열림 상태>
<스위치 S1, S2 중 하나만 닫힘 상태>
<스위치를 모두 닫고 직류 정전압원의 출력 증가>
|
|
|
부하당 지연(
{ ns } over {pF }
혹은
{ ns } over {정규화된 게이트 개수로 표현됨 }
)
이와 같은 타이밍 정보를 갖는 논리 시뮬레이터들은 CMOS 논리구성이나 게이트 수준의기능이 잘 정의된 다른 회로들에 대해서 매우 정확하게 동작한다. 오늘날
|
|
|
실험목적
1. 단일 전압원을 갖는 직류회로의 테브닌 등가전압(VTH), 등가저항(RTH)를 결정한다.
2. 직-병렬회로의 해석에 있어서 VTH 와 RTH 의 값을 실험적으로 증명한다.
실험이론
<기본개념>
복잡한 회로망에서 출력단에 부하를 접속
|
|
|
전압이 가장 낮은 정류기 회로는?
(a) 반파정류기 (b) 중간탭 전파정류기
(c) 브리지형 전파정류기 (d) (a)와 (c)
⇒ 반파정류기인 경우 다이오드가 하나만 사용되기 때문에 PIV(peak inverse voltage)가 Vs값을 그대로 갖지만 중간탭 정류기나 브리지형전
|
|
|
회로의 부하가 되지 않음을 의미하며, 출력 임피던스가 0이기 때문에 증폭기가 작은 저항부하도 전압이득의 감소 없이 구동시킬 수 있다는 것을 의미한다.
4) OP앰프 가산기
다음 그림은 두 개의 입력전압, n개의 입력전압을 갖는 Op amp이다. 출
|
|
|
회로에서 저항 에 흐르는 전류의 크기와 극성을 측정한다.
2) 단자 a-b간의 개방전압()을 측정한다.
3) 전원 를 단락한 후 단자 a-b에서 회로망측을 바라본 등가 임피던스()를 측정한다.
4) 테브낭의 등가전원 (그림 4-(b))에 저항 을 부하로 접속했
|
|
|
1831Ω이다. 그리고 R1과의 합성저항은 2831Ω이므로 옴의 법칙을 적용하여 각 저항기에 부하되는 전압, 그리고 전류를 구하면 표3과 같은 값을 가진다.
2. 오차의 원인
a. 이상적인 회로 구현의 어려움
- 이상적인 회로는 저항기를 제외한 나머지
|
|
|
회로에서 , , , PIV, , ％리플을 계산하여라.
4. 참고문헌
전자통신연구회 편, 『전자통신기초실험』, 도서출판 상학당, 2009, pp169-173.
네이버 지식인, 답변자|mg4138i,
http://kin.naver.com/qna/detail.nhn?d1id=11&dirId=1118&docId=61317479&qb=7KCV66WY7ZqM66Gc7JeQIO2KuOuenOyKpO
|
|
|
회로 구현의 어려움
- 이상적인 회로는 저항기를 제외한 나머지의 저항은 0이기 때문에 저항기 외에서의 전압강하는 일어나지 않는다. 또한 이상적인 실험환경에서는 온도나 습도 등의 요소들도 배제한다. 하지만 현실적으로 이것은 불가능
|
|
|
전압이득(Av)의 분모항과 같다. 하지만 r\'e값 자체가 작아졌기 때문에 실제 Av는 증가한 것이 된다.
<Av=(3.9kΩ||3.9kΩ)/(0.92Ω+0.15kΩ)=13.18로서 아까 11.649와 비교할 때 1.531증가하였다>
5. 그림 13-1의 회로에서 부하저항 RL을 더 크게 하면 전압 이
|
|
메뉴펼치기
