|
. 실제 Simulation에서도 출력값 F가 항상 B의 입력값이였다. 따라서,
굳이 회로를 설계할 필요 없이 B 자체의 입력값을 출력으로 하면 되는 것이다. 1. 실험 목표
2. 실험 준비물
3. 예비 이론
4. 실험 방법 및 시뮬레이션
5. 고찰
|
|
|
회로는 1의 개수가 홀수이면 1을, odd parity 회로는 1의 개수가 짝수이면 1을 출력하기 때문에 위와 같이 정리할 수가 있다.
위의 실험에서의 부울대수 F=(A+B)(A+B)를 설계하고자 할때 NAND 소자만으로 설계하는 방법, NOR 소자만으로 설계하는 방법이
|
|
|
회로이다. 1. 기본 논리 회로의 정의
2. 기본 논리 회로의 종류및 각각의 정의
1) AND 게이트
2) OR 게이트
3) NOT 게이트
4) NAND 게이트
5) NOR 게이트
6) XOR 게이트
7) XNOR 게이트
3. 부울 대수 기본 개념
4. 부울 대수의 목적
5. 부
|
|
|
논리
부 논리 제 2장. 부울 대수 (Boolean Algebra)
2-1. 기본 논리 연산
2-2. 부울 식과 진리표
2-3. 기본 정리
2-4. 교환, 결합, 분배 법칙
2-5. 드모르간의 법칙
2-6. 부분곱화(Multiplying out) 및 인수화(Factoring)
2-7. 쌍대성의 정리(Duality the
|
|
|
논리게이트란 무엇인가?
② 부울 함수란 무엇인가?
▲부울 대수?
▲부울 식과 진리표
③ 기본 논리게이트 6개
▲ AND ▲ OR
▲ NOT ▲ NAND
▲ XNOR ▲ NOR
④ CMOS 가 무엇인가?
⑤ TTL 이란 무엇인가?
⑥ 전압레벨 및 잡음여유
<연습문
|
|
|
부울대수의 간소화
논리 게이트
논리 게이트
논리 게이트
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
|
|
|
르토맵 등을 이용)
⑶ 완성된 부울대수식에 의하여 필요한 논리 게이트를 결정하여 논리회로를 구성한다.
예비 문제
1. 다음 논리식을 부울 정리 및 공리를 이용하여 증명하시오.
⑴ A+AB=A
☞ 부울정리 7
⑵ A+B=A+B
☞ 부울정리 8
⑶ (A+B)(A+C)=A+BC
|
|
|
값과 실제 측정 결과가 같음을 알 수 있었다. 측정값이 입력값인 5V보다 낮은 이유로는 게이트를 통과할 때의 손실이 가장 클 것이고, 그 외에 멀티미터 측정상의 오차가 있다. 1. 실험제목
2. 실험 목적
3. 실험 결과
4. 결과분석 및 고찰
|
|
|
문헌
http://princess.kongju.ac.kr/DigitalMain/dvlec/dvlecframe.htm http://www.pyc.pe.kr/computersystem/chapt-22.html
디지털 전자회로 설계, 청암, 김응묵, p54-58 제1장. 서론
제2장. 본론
2.1 카운터
▶ 동기식 modulo-N 카운터
▶조합 논리 회로
제3장. 결론
후기
|
|
|
ab 가 01,11 이며, cd 가 11 인 경우 : bcd
그러므로 f = ac\'d\'+ab\'d\'+a\'cd+bcd 가 됩니다.
REPORT
(카르노도 정리)
학과:방송영상산업학과
학번:99171035
성명:윤종순
과목:디지털 공학
교수님:권영해
제출일:03.11.24 1. 조합논리회로
2. 순차논리회로
|
|
메뉴펼치기
