|
4 to 2bit binary encoder 설계 베릴로그
목차
1. 소스코드
2. 소스코드설명
1. 소스코드
0] out_data,output reg valid);``` 다음은 always 블록을 사용하여 입력 신호를 감지하고 출력을 정하는 로직을 작성하는 부분이다. in_data의 값이 변화할 때
|
|
|
Binary Coded Decimal의 약자로, 각 10진수를 4비트의 이진수로 표현하는 방식을 의미한다. 이 실험의 목적은 1-digit BCD counter의 작동 원리와 설계 방법을 이해하고, 실제로 Verilog를 이용하여 이를 구현해보는 것이다. BCD counter는 전자 회로에서 숫자를
|
|
|
설계목표
2.설계내용
- 동전의 가지수와 상태설명, 진리표구현, 상태도구현
3.베릴로그구현
- module code 구현(모듈코드)
- timing bench 구현(타이밍밴치)
- 각 코드별 주석 설명되어있습니다.
4.타이밍도
- CLK(클럭)값에 의해 값이 바뀌고 타이
|
|
|
case 1인 경우의 것이고 두 번째 waveform과 네 번째 waveform은 case 2인 경우의 것이다. < 제 목 >
< 목 표 >
< 설계조건 >
1. FSM state diagram
2. 엘리베이터 동작 설명
3. verilog 코드 & 주석
4. verilog 설명
5. waveform + 설명
6. 결과 및 토의
|
|
|
|
documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole
|
|
 |
encoder/decoder
3장. 2절. 2 BPSK Modulator/Demodulator
3장. 2절. 3 Error Rate Calculation
3장. 2절. 4 Display
3장. 2절. 5 시뮬레이션 BER 값의 결과 비교
3장. 3절 소프트웨어 설계
3장. 3절. 1 Verilog Encoder
3장. 3절. 2 Hamming decoder
3장. 3절. 4 Hamming encoder t
|
|
|
.
4. 지원한 분야에 관련해 최근에 가장 관심가진 주제 1개를 선택하여 그에 대한 본인의 생각을 기술하십시오.
5. 자신의 경험 가운데 가장 어려웠던 일은 무엇인지, 그리고 어려움을 극복한 과정을 구체적으로 기술하십시오.
|
|
메뉴펼치기
