|
4 to 2bit binary encoder 설계 베릴로그
목차
1. 소스코드
2. 소스코드설명
1. 소스코드
0] out_data,output reg valid);``` 다음은 always 블록을 사용하여 입력 신호를 감지하고 출력을 정하는 로직을 작성하는 부분이다. in_data의 값이 변화할 때
|
|
|
Binary Coded Decimal의 약자로, 각 10진수를 4비트의 이진수로 표현하는 방식을 의미한다. 이 실험의 목적은 1-digit BCD counter의 작동 원리와 설계 방법을 이해하고, 실제로 Verilog를 이용하여 이를 구현해보는 것이다. BCD counter는 전자 회로에서 숫자를
|
|
|
설계목표
2.설계내용
- 동전의 가지수와 상태설명, 진리표구현, 상태도구현
3.베릴로그구현
- module code 구현(모듈코드)
- timing bench 구현(타이밍밴치)
- 각 코드별 주석 설명되어있습니다.
4.타이밍도
- CLK(클럭)값에 의해 값이 바뀌고 타이
|
|
|
case 1인 경우의 것이고 두 번째 waveform과 네 번째 waveform은 case 2인 경우의 것이다. < 제 목 >
< 목 표 >
< 설계조건 >
1. FSM state diagram
2. 엘리베이터 동작 설명
3. verilog 코드 & 주석
4. verilog 설명
5. waveform + 설명
6. 결과 및 토의
|
|
|
|
documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole
|
|
|
|
및 동작설명(동작사진 포함)
(1) 시뮬레이션
(2) 어셈블리 프로그램 구현(핀할당포함)
- LCD를 이용한 OPCODE 시뮬레이션
- 계산기(세그먼트, 도트매트릭스, LCD이용)
4. Instruction.
5. 제어 ASM Chat.
6. 제어 워드 및 설명
#베릴로그 파일
|
|
|
|
로그 HDL 4)
목차
1. 실험 목적
2. 실험 이론
3. 설계 및 구현
4. 시뮬레이션 결과
5. 문제점 및 고찰
6. 결론
논리설계 및 실험 13 레포트 (베릴로그 HDL 4)
1. 실험 목적
본 실험은 디지털 논리회로 설계의 기본 요소인 Verilog HD
|
|
|
논리설계 및 실험 11 레포트 (베릴로그 HDL 2)
목차
1. 서론
2. 실험 목적
3. 실험 환경 및 도구
4. 베릴로그 HDL 설계 및 구현
5. 실험 결과 및 분석
6. 결론
논리설계 및 실험 11 레포트 (베릴로그 HDL 2)
1. 서론
논리설계 및 실
|
|
|
|
2
3) Instruction Execution……………………………… 2
4) 구성원 역할………………………………………… 2
4. 실험 결과…………………………………………………… 3
5. 실험 후기…………………………………………………… 4
|
|
|
FSM 머신설계 베릴로그
목차
1. 블록도
2. 상태도
3. 상태표
4. 소스코드 및 설명
5. 테스트밴치 소스코드 및 설명
6. 시뮬레이션 파형 분석
1. 블록도
FSM(유한 상태 기계)의 설계에서 블록도는 시스템의 작동과 흐름을 시각적
|
|
메뉴펼치기
