|
423981
X31
0000100011001101
0.068756
X32
1110011011000001
-0.197235
X33
0000011100100001
0.055695
X34
0010111110011111
0.372040
X35
0101011010001101
0.676178
VI. Project를 마치며...
이번 프로젝트는 MPEG Audio LayerⅢ의 알고리즘의 복호화의 한 과정인 IMDCT의 설계를 Verilog를 이용하여
|
|
|
4, and "8" by lighting all seven segments. A segment is lighted when a logic is applied to the corresponding input on the display module.
Design a circuit which multiplies two 2-bit binary numbers and displays the answer in decimal on a seven-segment indicator. In figure 8-24, A and B are teo bits o
|
|
|
binary[j][k];
if(k%4==3)cout<<" ";
}
cout<<"\n";
}
}
int char_to_int(char *a){
int z=0,re=0,x,y;
while(*(a+z)!=NULL){
z++;
}
if(*a=='-'){
x=1;
for(y=z-2;y>=0;y--){
re+= -1 * (*(a+x) - 48) * pow(10,y);
x++;
}
return re;
}
else{
x=0;
for(y=z-1;y>=0;y--){
re+= (*(a+x) - 48) * pow(10,y
|
|
|
4-bit D/A converter 회로에 대해 생각해 본다. 그림 1에 그려진 이 회로의 4개의 입력 A, B, C, D에 digital 신호를 입력한다. 즉 1에 해당하는 신호인 전압 Vo이거나 0에 해당하는 전압 0을 건다. 연산 증폭기의 회로를 분석하면
(1)
로부터
(2)
가 된다. 즉
|
|
|
4'd4 : m_time1 <= 8'b0011_0100;
4'd5 : m_time1 <= 8'b0011_0101;
4'd6 : m_time1 <= 8'b0011_0110;
4'd7 : m_time1 <= 8'b0011_0111;
4'd8 : m_time1 <= 8'b0011_1000;
4'd9 : m_time1 <= 8'b0011_1001;
default : m_time1 <= 8'b0010_0000;
endcase
end
end
endmodule
알람 기능을 구현하기 위해
|
|
|
4.2에 a번 문제에서는 a, d, e는 blocking문으로 b, c는 nonblocking문으로 실행하였을 때, 어떤 시간에 실행되는지를 관찰하는 문제이다. 여기서 a는 blocking문이므로 3ns가 걸린 뒤에 실행하였고 a가 실행되고 나서야 다음 문장으로 넘어오고 nonblocking은
|
|
|
4) 모듈 수정 및 최종 구현 ..................................................................................................................................................................................................................................................................................
|
|
|
|
Immediate add를 통한 연산자 직접입력 연산) ? 연산종류는 Add, Immediate add, Sub, AND, OR, NOT, Left Shift, Right Shift의 8개 연산 수행
4) Add, Immediate add, or Sub의 경우에 Overflow 측정
또한, 설계된 Microprocessor는 5KHz로 작동하며, 8bit*16의 RAM을 갖고 있다.
|
|
|
|
4:0]Writeregister;
wire [31:0]Writedata;
wire [31:0]Readdata1;
wire [31:0]Readdata2;
//Program Counter wire
wire [31:0]PCIn;
wire [31:0]PC;
wire PCctrl;
wire PCWriteCond2;
assign PCWriteCond2 = Zero && PCWriteCond;
assign PCctrl = PCWriteCond2 || PCWrite;
//Instruction Register wire
|
|
|
Level, Layout Level의 과정을 거쳐 하나의 SOC를 제작하는 것이 주 내용이 될 것이다. sep.1weeks C를 통한 알고리즘 구현
spp.4weeks Verilog HDL을통한 RTL LEVEL 구현
oct.1weeks Design Compiler를 통한 Gate LEVEL 구현 및 SOC chip design
nov.3weeks Backend 설계, 평가
|
|
메뉴펼치기
