|
● 디코더(Decoder)
● 인코더 (Encoder)
● 7-세그먼트 표시기(Seven Segment Indicator)
○ 예비 보고서
결과보고서
○ 비고 및 고찰
○ 세그먼트의 원리
● 문제
● 고찰
|
|
|
존재하는 1의 개수는 짝수, 0이면 데이터 선에 존재하는 1의 개수가 홀수이다. 1. 디코더(decoder)
2. 인코더(encoder)
3. 우선순위 인코더
4. 멀티플렉서
5. 가산기(adder)
1) 반가산기(half adder)
2) 전가산기(full adder)
6. 패리티 발생기
|
|
|
멀티플렉서와 디멀티플렉서 (Multiplexer & Demultiplexer)
MULTI PLEXER
회로구성
Multiplexer회로 Data 값
실험 분석
멀티플렉서에 대한 개념 이해
4x1 멀티플레서 Ic인 74HC153을 이용
74HC153의 Data Sheet구성 및 특성
디멀티플렉서(Demultiplexer)
|
|
|
8주차 예비 - 인코더와 디코더 회로
목차
1. 실험제목
2. 실험목적
3. 실험이론
(1) 디코더(Decoder)
(2) 인코더(Encoder)
(3) 7-세그먼트 표시기(Seven Segment indicator)
4. 실험 준비물
5. 실험
1. 실험제목
실험 제목은 "인코더와
|
|
|
멀티플렉서(Multiplexer)
○ 디멀티플렉서
○ 전가산기( Full adder )
○ 전감산기 ( Full subtractor )
● 예비보고서
1. 1. Decoder와 Demultiplexer 회로를 비교, 설명하라.
2. Enable 단자가 있는 2×4 decoder를 1×4 demultiplexer 로 변환하라
● 가상실험
1. <그
|
|
|
Decoder
2) Encoder
3. 실험 기기 및 부품
4. 주의 사항
5. 실험 과정 및 예상하는 이론적인 실험 결과
1) 기본 실험
2) 응용 실험
6. 참고 문헌
1. 실험 목적
디지털 논리 회로 실험의 3주차에서는 인코더와 디코더의 작동 원리와
|
|
|
목적
2) 오늘 실습내용의 이론 설명
2. 제 2장 각각의 schematic디자인, VHDL디자인
1) 1비트 2x1 Mux Schematic , VHDL
2) 2비트 2x1 Mux Schematic , VHDL
3) 1비트 1x2 Demux Schematic , VHDL
4) 2x4 Decoder Schematic , VHDL
5) FND Decoder VHDL
3. 제 3장 요약 및 결론
|
|
|
Decoder 및 Encoder (8주차 결과보고서) A+
목차
1. 실험 목적
2. 실험 방법
3. 실험 결과
1. 실험 목적
이 실험의 목적은 디지털 회로에서 중요한 역할을 하는 멀티플렉서(Multiplexer), 디코더(Decoder), 인코더(Encoder)의 특성과 동작 원리를
|
|
|
디지털 시스템 설계 및 실험 - Decorder, Encoder, Multiplexer
목차
1. 서론
2. 디코더(Decoder)의 원리 및 동작
3. 인코더(Encoder)의 원리 및 동작
4. 멀티플렉서(Multiplexer)의 원리 및 동작
5. 실험 설계 및 결과 분석
6. 결론 및 고찰
디지
|
|
|
디코더를 이용하여 다음의 논리함수에 대한 논리회로를 설계하라.
(6) 38 디코더를 이용하여 다음의 논리함수에 대한 논리회로를 설계하라. 또한 이 논리함수의 진리표(truth table)를 작성하라.
(7) 우선순위 인코더(priority encoder)는 하나 이상
|
|
메뉴펼치기
