|
and AC <-- DR
그림 1.14 기본 컴퓨터에 대한 레지스터의 리스트 1. 개요
2. 산술 알고리즘
3. 가산 및 감산
4. H/W 알고리즘
5. 부호화-2의 보수 데이터에 의한 가산 및 감산
6. 2의 보수 연산 알고리즘
7. 곱셈 및 나눗셈
8. 나눗셈
|
|
|
비트를 1로 세트시키고 0에 대응되는 부분의 A에는 영향을 주지 않는다
1010 A before A←A∨B
1100 B
1110 A after
▷ Selective Complement 연산
- B의 1에 대응되는 부분의 A의 비트를 보수로 만드는 작용
1010 A before A←A B
1100 B
0110 A after
▷ Selective Clear
|
|
|
Adder
4-2) 1-bit ALU
4-3) Subtraction 추가
4-4) 1-bit ALU & MSB ALU
4-5) 1-bit ALU & MSB ALU
2장 – 관련연구
3장 – Design
(1) 설계 단계
1-1) 32-bit ALU
1-2) Booth’s Algorithm 곱셈기
(2) 단계별 구현
2-1) Adder, AND, OR
2-2) Adder,
|
|
|
8에는 가산기 기능을 수행하는 TTL 종류를 나타내었다.
7480
7482
7483
74183
74283
74385
Gated Full Adder
2-Bit Binary Full Adder
4-Bit Binary Full Adder with Fast Carry
Dual Carry-Save Full Adder
4-Bit Full Adder with Fast Carry
4-Bit Adder/Subtractor with Clear
그림 8. 가산기 기능
|
|
|
확인하라.
그림 14 실험 7: 가산기
1. 목적:
2. 실험부품:
3. 검토:
반가산기(HA, Half-Adder)
전가산기(FA, Full-Adder)
4-비트 이진 가산기 7483 IC
4. 퀴즈:
5. 실험 방법:
반가산기
전가산기
2 비트 병렬 가산기
4-비트 이진 가산기 7483 IC
|
|
|
4 =>
ns <= 5; sh <= \'1\';
when 5 =>
ns <= 6; sh <= \'1\';
when 6 =>
ns <= 7; sh <= \'1\';
when 7 =>
ns <= 8; sh <= \'1\';
when 8 =>
ns <= 9; sh <= \'1\';
when 9 =>
if (rst=\'1\') then
ns <= 0;
else
ns <= 9;
end if;
end case;
end process;
|
|
|
대해 설명하시오
2.주기억장치 RAM, ROM비교
3. 10진수 93을 2진수로, 8진수 173을 10진수로 각각 변환하시오.
4. 텍스트 압축 방법에서 허프만 방식에 대해 설명하시오.
5. 조합논리회로와 순서논리회로에 대해 설명하시오.
|
|
|
BINARY LOGIC AND GATES
1) Binary Logic
2) Logic Gates
2. BOOLEAN ALGEBRA
1) Basic identities of Boolean Algebra
2) Algebraic Manipulation
3) Complement of a Function
3. STANDARD FORMS
4. MAP SIMPLIFICATION
1) Two-Variable Map
2) Three-Variable Map
5. MAP MANIPULATION
1) Essential Prime I
|
|
|
문헌
최신 디지털 회로 설계
이태원 임인칠 공저.
LOGIC AND COMPUTER DESIGN FUNDAMENTALS
PRENTICSE HALL 1. 실험 결과
2. 검토 및 보고사항
11. 동기계수기
1. 실험 결과
2. 검토 및 보고사항
3. 반성 및 토의
4. 실험 관련 이론
5. 참고 문헌
|
|
|
비트
분석력
○
○
④
13
그레이 코드
종합력
○
○
③
14
ASCII 코드
이해력
○
○
④
3.
논
리
게
이
트
15
NAND 게이트
기계화
○
○
③
16
XNOR 게이트
적용력
○
○
②
17
AND 게이트
기계화
○
○
①
18
논리게이트 표현
분석력
○
○
19
배타적 OR 게이
|
|
메뉴펼치기
