|
회로(k)를 구성하고 절차 (1)을 반복하여 표 4에 기록한다.
(8)7404 NOT 게이트를 이용해서 회로도 (1)을 구성하고 스위치 S을 A에 연결 한 후, S을 0과 1에 두고 ~ 의 논리상태를 측정하여 표 5에 기록하고, 오실로스코프의 두 채널을 모두 사용하여,
|
|
|
AND, OR 게이트보다 NAND, NOR게이트가 더 많이 사용되는 이유에 대하여 조사하시오.
- 실제의 논리 회로의 설계에서는 AND나 OR보다 NAND나 NOR가 만들기 쉽기 때문에, 이쪽이 더 다양하게 이용된다. 그리고 AND와 OR를 구현할 때에는 NOT게이트가 추가
|
|
|
and check the answers against the results of step (2). 회로 식 유도
(4) Draw a circuit of AND and OR gates, trying to minimize the number of gates required by using common gates where appropriate. Factoring or multiplying out is required in some cases. 회로도 구현
(5) Convert to NAND or NOR ga
|
|
|
경우 카르노맵에 표시
서로 이웃한 ‘1’들을 묶는다. ( 16 > 8 > 4 > 2 )
묶을 때 맵은 평면이 아니라 ‘구’로 생각한다.
변하지 않는 변수(값이 일정한 변수)를 찾는다.
같은 묶음은 변수 곱, 다른 묶음 변수는 합으로 연결한다.
|
|
|
논리회로 구성을 하는 실험이었습니다. 이번 실험은 4주차 실험인 ‘논리 게이트 및 부울 함수의 구현’을 참고해야 할 부분이 많은 실험이었는데, 특히 실험의 회로에서 XOR 게이트, AND 게이트, OR 게이트, NOT 게이트를 사용할 때 4주차 실험에
|
|
|
and Application, Leach/Malvino (Mcgrow Hill) 59-63page
디지털 논리와 설계, 유황빈 (정익사) 140-147page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 11-45page 논리작용의 기초
1. 목적
2. 참고 사항
3. 참고 자료
부울 대수와 논리시의 간략
|
|
|
1
0
(b)AND입력1
입력2
출력
0
0
0
0
1
0
1
0
0
1
1
1
(c)OR 입력1
입력2
출력
0
0
0
0
1
1
1
0
1
1
1
1
(d)NAND입력1
입력2
출력
0
0
1
0
1
1
1
0
1
1
1
0
(e)NOR입력1
입력2
출력
0
0
1
0
1
0
1
0
0
1
1
0
(f)Exclusive-OR입력1
입력2
출력
0
0
0
0
1
1
1
0
1
1
1
0
(2)데이터 시트에서 74LS04, 74LS08
|
|
|
출력된다. · 진리표A
B
D0
D1
D2
D3
0
0
1
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
0
0
1
실험 2. PSpice나 Quartus II를 이용해 시뮬레이션을 위한 회로 구성에 힘든 점이 있어 진리표로 시뮬레이션 값 대체함. 1. 실험 이론
2. 문제
3. 실험 방법
4. 시뮬레이션
|
|
|
부정상태인데, 이러한 상태가 발생되는 입력이 금지입력입니다.
(5) 실험 5와 실험 6에서 level trigger와 edge trigger 동작의 차이점을 설명하라. 또, D latch와 D flip-flop과의 차이점은?
⇒ 실험 5에서는 level trigger가 동작하였는데 level trigger는 clock의
|
|
|
논리적으로는 부정의 상태이다. 1도 0도 아닌 상태라는 의미이다. 회로를 꾸며 보면, 스위치를 누 르면 두 단자가 붙고 떼면 두 단자가 떨어지는 스위 치가 있을 때, 이것을 and나 or gate 입력으로 넣어 주면 스위치 중 한 단자를 GND로 연결하고
|
|
메뉴펼치기
