|
and longest propagation delay paths between multiple source and destination nodes in a project.
7. VHDL with Xilinx ISE 6 Project Navigator +View List
VHDL 에서는 C code 에서와 같이 function of function call 기능을 제공합니다. 즉, architecture 안에 component architecture를 두는 방식을 제공
|
|
|
계산하라. 순서 g의 결과와 비교하라. 1.사전 지식
1)반도체
2)진성반도체
3)확산 전류
4)드리프트 전류
5)전류의 방향
2.실험 절차
1)문턱 전압
2)직렬구성
3)병렬구성
4)정논리 AND 게이트
5)브릿지 구성
6)실전 연습
3.분석 및 토의
|
|
|
논리회로를 JK 플립플롭을 사용하여 설계하시오. 예를 들어 아래와 같은 입력(X)과 출력(Y) 관계를 갖는다.
6.10 1100 순서 검출기를 JK 플립플롭을 사용하여 설계하시오.
6.11 다음과 같은 사양을 갖는 사탕 자판기를 제어하기 위한 회로를 설
|
|
|
회로 설계 황선영 교수님 강의 자료
McGraw-Hill, Fundamentals of Digital logice with VHDL design, Brown&Vranesic, 2/e
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판
http://asicfpga.com/site_upgrade/asicfpga/pds/dsp_pds_files/mul.ppt 1. 제목 : 고속 동작 곱셈기 설계
2.
|
|
|
논리 AND 게이트 실험 시 VO를 어디를 찍어 측정해야 하는지 정확하게 파악하여야 한다.
⇒ 브리지 회로에서 대칭적인 구조로 연결되어 있는 값은 이론상으로 같은 값이 나와야 하는데 약간의 오차가 있었다. 이는 같은 소자를 사용하더라도
|
|
|
곱의 합인 형태로 원소들이 Minterm의 합으로 나타난다.
ex) = m0 + m3 + m4 = a\'b\'c\' + a\'bc + ab\'c\'
값이 0일 때-> x‘, 값이 1일 때 -> x
POS(Product of Sum) : 합의 곱인 형태로 원소들이 Maxterm의 곱으로 나타난다.
ex) ∏M(1,2) = M1M2 = (a+b+c\')(a+b\'+c)
값이 0일
|
|
|
논리 AND 게이트
a. 그림 3-9의 회로를 구성하라. 저항의 측정치를 기록하라.
b. 단계1)의 를 이용하여 의 이론치를 계산하라.
(계산치) = 0.7V
c. 를 측정하고 순서 b의 결과와 비교하라.
(측정치) = 0.612V
순서 b의 결과와 유사하다.
d. 그림 3-9의 각각
|
|
|
회로를 구성하고 입력 R, S의 변화에 따른 출력을 측정하라.
R
S
Q
Q\'
0
1
1
0
0
0
1
0
1
0
0
1
0
0
0
1
1
1
0
0
(2) NAND 게이트를 이용한 RS-Latch 회로를 구성하고 입력 R, S의 변화에 따른 출력을 측정하라.
R
S
Q
Q\'
0
1
1
1
1
1
0
1
1
0
0
1
1
1
0
1
0
0
1
1
(3) D 래치 회
|
|
|
논리와 컴퓨터 설계 -M.Morris Mano and Chaarles R.Kime
2) http://www.alldatasheet.co.kr (데이터시트)
3) http://www.encyber.com/search_w/bsearch.php?gs=ws&p=1&q=인코더
4) http://www.blitzlogic.com/7seg_89.htm
2. FPGA 보드 작동사진
1) 1번실험 사진(보드)
2) 2번실험 사진
3) 3번실험 사
|
|
|
연결이 끊어짐을 의미한다. OR 칸은 출력이 포함을 하는 곱의 항에는 1을 쓰고 포함하지 않는 곱의 항에는 x를 쓴다. NOT 칸에는 출력이 F이면 1을 써서 INVERTER를 포함하지 않게 하고, F\'이면 x를 써서 INVERTER를 지나는 회로로 만든다. 위의 그림 회
|
|
메뉴펼치기
