|
ot_transfer method
=(((a+a)\'+(b+b)\')\'+((a+a)\'+(b+b)\')\')\' // use the not_transfer method
To display this expression
you need 4 gate.
3.AND gate : a*b
a*b=((a)\'+(b)\')\'
=((a+a)\'+(b+b)\')\'
you need 3 gate
|
|
|
회로
(2) Presetable UP/DOWN 카운터 74LS192
◎ 회로 및 설명
(3) UP / DOWN 카운터 IC 74LS192
2. 99분 다운카운터 회로
(1) 99분 다운 카운터 전체회로
(2) 7segment 구동 회로와 패턴도
(3) Preset Down 카운터 회로와 패턴
(4) 사용된 논리게이트
(5) 자리
|
|
|
and AC <-- DR
그림 1.14 기본 컴퓨터에 대한 레지스터의 리스트 1. 개요
2. 산술 알고리즘
3. 가산 및 감산
4. H/W 알고리즘
5. 부호화-2의 보수 데이터에 의한 가산 및 감산
6. 2의 보수 연산 알고리즘
7. 곱셈 및 나눗셈
8. 나눗셈
|
|
|
AND 와 OR Gate 와는 다르게 NAND 와 NOR Gate 는 논리회로의 이론을 사용하여 각각 AND 와 OR Gate를 이용하여 2개의 IC칩으로 구성하였다. 2개의 NAND Gate 나 NOR Gate IC 칩을 사용하여도 충분히 결선도를 구현할 수 있지만 좀 더 쉽게 결선도를 구성하기 위
|
|
|
곱은 11112 이 되어서 십진수
15 를 가르킨다. 물론 부호는 sign bit 가 0 이므로 + 이다. 1.디지탈시스템의 개요
2.수의 표현
3.여러가지 부호
4.부울 대수
5.논리식의 간단화
6.기본적인 논리회로
7.멀티바이브레이터 회로
|
|
|
and bcd_3;
temp_1 <= bcd_2 or bcd_3;
temp_2 <= (not temp_1) and bcd_1;
temp_3 <= temp_1 and (not bcd_1);
temp_4 <= temp_1 and bcd_1;
ex_0 <= temp_4 or bcd_1;
ex_1 <= temp_2 or temp_3;
ex_2 <= temp_0 or (not temp_1);
ex_3 <= not bcd_3;
end BCDexcess3;
3)회로도 작성
BCD 코드의
|
|
|
은 비교적 회로의 구현이 쉬웠다. AND, OR, NOT 소자를 이용해 4x1 MUX 회로를 구현하는 1번 실험은 전체적으로는 쉬웠지만 시간이 조금 소요되었다. 74153 소자를 이용하여 4x1 MUX 회로를 구현하는 2번 실험은 아주 간단했다. 1,2번 실험 모두 결과적으
|
|
|
논리 회로
[그림 4] D 플립플롭
JK 플립플롭
JK 플립플롭(JK Flip-flop)은 RS 플립 플롭의 불능 상태(S=1,R=1)를 개선한 것이며, 입력 J와 K는 입력 S와 R과 마찬가지로 플립플롭을 셋하고 클리어 시킨다.
(a) 논리 회로
[그림 5] JK 플립플롭
T 플립플롭
T 플
|
|
|
NOT 게이트 74LS04
- NOT 게이트 74HC04
- 슈미트 트리거 74LS14
- 슈미트 트리거 74HC14
- NAND 게이트 7403(개방 콜렉터)
4. 실험절차
(1) 디지털 실험기판 위에 74LS04 NOT 게이트를 이용하여 입력 전압 실험회로를 구성하 고 입력 전압을 0에서 5V로 0.5V 씩 변화
|
|
|
NOT 게이트로 구성. 입력단자:1,3,5,9,11,13번 출력단자:2,4,6,8,10,12번
*74LS08: 4개의 AND게이트로 구성. 입력단자:1,2,4,5,9,10,12,13번, 출력단자:3,6,8,11번
*74LS32: 4개의 OR회로로 구성. 입출력단자는 74LS08과 동일하다.
*74LS00: 4개의 NAND회로로 구성. 입력단자
|
|
메뉴펼치기
