|
REPORT
< D플립플롭 >
1. D플립플롭
entity asdasd is
Port ( D : in STD_LOGIC;
clk : in STD_LOGIC;
CLEAR : in STD_LOGIC;
Q : out STD_LOGIC);
end asdasd;
architecture Behavioral of asdasd is
begin
process (clk, D)
begin
if clk\'event and clk = \'1\' then
Q <= D;
end if;
end process;
end Behavio
|
|
|
없이, 마치 3개의 램프만을 위해 설계한 것처럼 동작한 것이다. 이러한 오동작의 원인을 나름대로 분석해본 결과, D플립플롭의 특성을 통해 이 문제를 해석할 수 있을 것이라고 생각했다. 다음 램프가 켜지기 위해서는 앞단계의 플립플롭의 1
|
|
|
D 입력을 분리하라. Q에서 D 입력으로 선을 연결하라. 오실로스코프로 파형들을 관찰하라. 관련 이론에서 언급했듯이 상대적 타이밍 측정 시에는 가장 느린 파형의 채널에 스코프의 트리거를 맞추어야 한다. 보고서에 D 플립-플롭에 관한 관찰
|
|
|
D플립플롭에관한실험을 진행하였다.
솔직히 D플립플롭에대한 내용은 상당히 어려웠고 이해를 하기가 힘들었다. 참고서적을 통해 다음과같은 내용을 알수있었고
※D플립플롭은 D입력이 HIGH이면 클럭펄스 상승에지에 SET이 되며, D입력이 LOW이
|
|
|
반복 한다.
② 구형파 발생기를 통해 CLK의 클럭신호 파형에 대한 , 출력파형을 오실로스코프로 확인한 후, 오실로스코프로 관측한 결과 파형을 타이밍도에 나타낸다. 1.실험 목적
2.실험 이론
(1)RS 플립플롭
(2)D 플립플롭
3.실험 방법
|
|
|
D플립플롭을 사용한 회로.
D플립플롭을 사용한 파형.
D플립플롭 상태도.
D플립플롭을 사용한 상태방정식
현재상태
차기상태
x = 0
x =1
A
B
A
B
A
B
0
0
1
0
0
0
0
1
0
1
0
0
1
0
1
0
1
1
1
1
0
1
1
1
상태표(D 플립플롭을 이용하는 경우)
상태 여기표(D 플립플롭을
|
|
|
- http://blog.naver.com/park8806?Redirect=Log&logNo=40037023409 실험관련 이론
1)래치
2)플립플롭
※플랩플롭 개요
래치와 플립플롭의 종류
1)비동기식(S-R)래치
2)동기식 S-R 래치와 S-R 풀리풀롭
3) D래치와 D플립플롭
4) J-K플립플롭
5) T 풀리풀롭
|
|
|
가장 많이 사용되는 메모리 소자는 플립플롭이라고 하는 소자이며
가장 기본적인 플립플롭을 래치라고 한다 1. 래치
2. R-S플립플롭
3. D-플립플롭
4. JK-플립플롭
5. T-플립플롭
6. 동기식 카운터
7. 비동기식 카운터 BCD
8. 10진 카운터
|
|
|
플립플롭과 같이 동작함을 증명하였다.
다음 실험부터는 클럭이 필요했다. 클럭을 주는 방법으로는 입력을 주는 방법과 같이 시간을 무시하고 0V 와 5V, 즉 0과 1로 구분하여 입력이 바뀔 때마다 바꾸어 주었다. D-플립플롭의 특성은 여러 가지
|
|
|
플립플롭이다.
edge-triggered 플립플롭들은 게이트 상호간의 작은 delay차이를 이용하거나 그림 8-8에서 보듯이 다소 복잡한 회로를 구성하여 클록신호가 바뀌는 동안만 출력이 변화하도록 되어 있다.
표 8-3은 D플립플롭의 진리표이며 그 특성방정
|
|
메뉴펼치기
