|
code를 encoding 하는 회로를 그리시오.
- 8421 code : 현재 사용되고 있는 가장 대표적인 가중 코드로서 2재화 10진 코드라고도 하며 2진수를 가장 보편화한 코드로써 이 코드는 2진수 4자리(4비트)를 사용하여 그 값을 W3=8, W3=4, W3=2, W3=1인 8421(23, 22, 21,
|
|
|
ALU, Shifter, 베릴로그 소스, 예비, 결과레포트
☞ Carry Ripple Adder / Carry Lookahead adder
◎ Carry Ripple Adder
> 비트 벡터로 구성된 두 개의 입력을 받을 때, 하위 비트의 덧셈 과정에서 carry가
발생하여 상위 비트의 adder에 carry in으로 들어가는
|
|
|
|
RAM에서의loadstore 기능구현, 베릴로그, 쿼터스, 결과소스
ALU의 Datapath 조사
명령어를 저장하고 접근하는데 두 개의 상태소자가 필요하다. 또한
다음 명령어의 주소를 계산하는데 하나의 덧셈기가 필요하다. 상태소자
는 명령어 메모리와
|
|
|
|
Control Logic Unit
( Instruction Fetch & Instruction Execution )
Control Login Unit의 Instruction Fetch 단과 Instruction Execution 단을
위 그림과 같은 블록 다이어그램과 같이 구현하였다. 부연 설명을 하자면,
Clock이 두 번 뛸 때마다 Program Counter(PC)가 count되어
|
|
|
디코딩 게이트만 사용한다.
ⅳ) BCD/7-Segment Decoder
입력된 BCD코드를 디코딩 하여 7-Segment Display 소자를 구동시키는 출력을 내보냄으로써 입력에 해당하는 10진 숫자가 표시될 수 있도록 한다.
ⅴ) 74LS47 BCD/7-Segment Decoder
BCD 입력을 디코딩하여 7-Segme
|
|
|
|
Single Cycle CPU 제작,베릴로그, 소스, 레포트
Single Cycle CPU 제작,베릴로그, 소스, 레포트
정상적으로 모두 작동
결과레포트까지 있습니다.
쿼터스로 돌림. 1. 프로젝트 목적……………………………………………… 1
2, 설계사항의 정의
|
|
|
|
ALU( Ripple Carry Adder 이용 ),Wallace( 곱셈기 ),베릴로그,쿼터스, 소스
결과레포트만 있습니다.
베릴로그로 짠 소스있습니다.
|
|
|
|
Control Logic Unit, 베릴로그, 결과파일, 소스
결과파일만있고, 소스 모두 있습니다
CPU할때 사용되는 logic 입니다. mkCPU.v
2.07KB
결과.doc…………………………2p
◎ 실험결과
>> Control Logic Unit ( mkCPU.v )
- 결과파형
>> 고찰
|
|
|
|
State Transition Diagram of Signal Lamp, 베릴로그, 실험소스
결과레포트와 실험소스만 있습니다. 없음
|
|
|
|
목적
VHDL로 작성된 16bit myrisc processor를 참조하여 Verilog를 이용하여 설계, 구현한다.
필요성
주어진 16bit risc processor VHDL 코드를 참조하여 이번 학기 컴퓨터 구조 수업에서 배운 RISC processor과 ALU(Arithmetic Logic Unit) 등의 구조와 Pipelining등의 기술
|
|
메뉴펼치기
