|
design Project #2
System1 작동 회로도
System1 시뮬레이션
[= 0 0 일 경우]
[= 0 1 일 경우]
Digital system design Project #2
[= 1 0 일 경우]
[= 1 1 일 경우]
시뮬레이션 실행 결과 00,11일때는 Output이 유지되었고 01일때는 up-counter 10일 때는 down-counter로 작동하는 것
|
- 페이지 15페이지
- 가격 2,800원
- 등록일 2014.06.21
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
circuit (IC) design technology. Bipolar transistors provide the switching action in both TTL and ECL families, while enhancement-mode MOS transistors are the basis for the CMOS family. Recent improvements in switching circuit performance are also attained using BiCMOS technology, the merging of bipo
|
- 페이지 9페이지
- 가격 2,300원
- 등록일 2014.04.06
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Design and simulation of sequential circuits in quantum-dot cellular automata: Falling edge-triggered flip-flop and counter study, Microelectronics Journal, Volume 41, Issue 1, 2010, Pages 56-63. https://doi.org/10.1016/j.mejo.2009.12.008 목차
1. 서론
2. 본론
1) 에지트리거 플립플롭(D-, JK-,
|
- 페이지 7페이지
- 가격 2,500원
- 등록일 2024.01.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Circuits,\" vol. 32, no. 5, pp. 730-735, 1997.
[4] Philipus Oh, Win Chaivipas, Akira Matsuzawn, “A study on Full Digital Clock Data Recovery”
[5] YIREN, “Design of a clock and data recovery circuit in 65 NM technology”
[6] Sagar Waghela, San Jose State University, “PLL based CDR using Calibrated Del
|
- 페이지 35페이지
- 가격 4,000원
- 등록일 2019.01.25
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Circuit Elements
40 ea 미만
27 ea
Bandwidth
100 Hz ~ 100 kHz
100 Hz ~ 100 kHz
Input Resistance
Ri 100 kΩ
Ri = 100 kΩ
Overall Voltage Gain
Avm 50 dB
Avm = 90.44 dB
First stage
Single-Ended Input - Output type
satisfied
Final stage
Differential Input/Single Ended Output type
satisfied
Active Bias
Ne
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2020.07.09
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|