|
Digital Filter Design Using Matlab & Verilog
Fdatool (Filter Design & Analysis Tool) 실행
╋━━━━━━━━━━─────────………………
필터를 설계하기 위해 Fdatool 을 실행시킨다.
Start > Toolboxes > Filter Design > Filter Design & Analys
|
- 페이지 23페이지
- 가격 2,000원
- 등록일 2012.10.23
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Digital Logic with VHDL Design 3/e』, Mc Graw Hill
7. http://www.roboblock.co.kr/info/info8.htm
8. http://blog.naver.com/r2adne?Redirect=Log&logNo=120155040778 1. VHDL의 뜻
2. VHDL이 만들어진 배경
3. VHDL의 장점
4. VHDL의 단점
5. 하드웨어 디자인과 프로그래밍 언어적 디자인
6
|
- 페이지 10페이지
- 가격 2,300원
- 등록일 2013.08.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
가이드”, 한빛미디어 2002.
[network processors] "will soon reside in every piece of networking or communications equipment", Process Lab., Dept. of Electrical and Electronic Eng. Yonsei University, 2001. 6. 1. 주제성격
2. 연구제목
3. 연구동기
4. 연구내용
5. 참고문헌
|
- 페이지 2페이지
- 가격 300원
- 등록일 2004.12.03
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
구조
③ 상용 Network Processor의 소개 - Intel IXP1200
④ Verilog HDL
2) 지금까지 연구한 내용
① 802.11 MAC에서 처리되어지는 Frame들의 Format
② Frame Generation하는 과정을 C/C++로 모델링
2. 연구진행계획
3. 참고문헌
* 첨부 1
* 첨부 2
* 첨부 3
|
- 페이지 15페이지
- 가격 1,500원
- 등록일 2004.12.03
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
and data recovery 10
3.1 클럭 / 데이터 복원회로(CDR) 10
3.1.1 위상 동기 회로(PLL) 12
3.1.2 위상 주파수 검출기(PFD) 14
3.1.3 전하펌프 루프 필터(CP, LPF) 15
3.1.4 전압제어 발진기(VCO) 16
3.1.5 데이터 복원단(D-FF) 17
3.2 10Gbps CDR 설
|
- 페이지 35페이지
- 가격 4,000원
- 등록일 2019.01.25
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|