|
실험 6의 내부연결과 파형패턴을 근거로 할 때 이 10 진 카운터 IC는 어떤 유형인가: SW출력, 1242, 또는 NBCD?
6. 실험 7의 파형패턴에 관하여 문제 5를 반복하시오.
7. 4bit-Synchronous counter를 설계하여 회로도와 파형으로 나타내시오. (simulation)
6. 필요
|
|
|
구성이 끝난 뒤 실험을 진행해야한다. 전체 유입전류를 측정하고 각 저항의 전류를 측정한다. 전류는 저항과 직렬연결 해야 한다.
회로도에서 I1과 I2, I3을 측정한다.
위의 회로도는 I1,I2, I3을 측정하기 위한 회로도이다.
2번 실험
옆의 회로에
|
|
|
실험값을 보았을 때 143.3초 일 때의 전압 값을 보았을 때 충전 시 약 2.74V가 충전(오차율=13%), 방전 시 약 3.39V(오차율=7%)가 방전되었다. 이러한 오차가 발생한 것은 첫째, 실험을 눈으로 관찰하고 결과 값을 썼고, 둘째, 실험기구를 다루는데 있
|
|
|
회로법칙의 확인과 계측기의 이해
(사전보고서 결과보고서)
회로망 주파수 특성
(사전보고서 결과보고서)
선형 연산 증폭기 능동필터 회로
(사전보고서 결과보고서)
연산증폭기 기초
(사전보고서 결과보고서)
다이오드 특성
(사전
|
|
|
.
23. 스위치를 닫고 전류를 측정하여 기록한다. 스위치를 개방하고 모든 부품을 제거한다.
5. 내용 출처
기초전기회로실험 7th edition - Zbar/Rockmaker/Bates
네이버 백과사전 1. 실험의 목적
2. 실험 이론
3. 실험 준비물
4. 실험과정
5. 내용 출처
|
|
|
실험
① 연산 증폭기의 이득
위는 pspice 회로도이다.
왼쪽 그래프는 OFFSET을 3V, AMPL를 500mV 주었을 때의 시뮬레이션 결과이다. (실제 실험에서는 점진적으로 증가시키나 동작 성향을 파악하기 위해서 고정값을 설정하였다)
RR과 RF의 비가 1:1이므
|
|
|
실험의 경우 시뮬레이션 결과에서 도출할 수 있는 AV값이 1 이하가 나왔다. 이는, 증폭기의 설계 의도에 맞지 않는 결과이다. (출력 전압이 입력 전압에 비해 오히려 적으므로) 대체한 MOSFET의 문제인지, 회로 설계의 문제인지 등의 원인 발견을
|
|
|
실험 및 PSFICE 시뮬레이션 값과 다른 것을 보아 계산을 틀린 것 같다. MATLAB을 통해 그래프를 그린 그림에서 상한 주파수 이후에서 약간 빈 구간이 있는데 그 구간을 좀 더 측정했다면 더 정확한 결과를 얻을 수 있었을 것이다.
3. 결론
이번 실험
|
|
|
실험 2. 전가산기의 실험
아래 그림과 같이 논리소자를 이용하여 회로를 구성하고, 실험결과를 표와 타이밍도에 기록한다.
실험 1의 ①~⑤과정을 반복한다.
(3) 실험 3. 반감산기의 실험
아래 그림과 같이 논리소자를 이용하여 회로를 구성하고
|
|
|
실험 제6판, 대한화학회, 대한화학회, p.117∼124
(2) 일반화학 제6판, Zumdahl 외 1인, 자유아카데미, p.763∼779
(3) 현대일반화학 제5판. Oxtoby 외 2인, 자유아카데미. p.421∼447
(4) 일반화학 제4판, McMurry 외 1인, 녹문당. p.632∼650
(5) 대학기초 화학, 자유
|
|
메뉴펼치기
