|
실험을 통해 알아보는 실험 이었다.
전압원이 하나일 때 저항이 직렬로 연결된 회로와 두 개일때 저항이 직렬로 연결된 회로의 실험 결과를 보면 하나인경우의 전압강하의합(10V)인가전압의합(10.054V)로 근소한 오차를 보였지만 일치함을 볼수
|
|
|
실험을 통해 알아보는 것 이였다.
같은 종류의 저항과 다른종류의 저항이 직병렬로 이루어진 회로에서 키르히호프의 전류법칙이 성립하는지 실험을 통해 알바본결과 계산을 통해 얻은 전류의 값과 측정을 하여 얻은 전류의값 모두 각 마디마
|
|
|
흐르는 전류에는 높은 저항을 유도 한다. Ⅰ. 개요 (Introduction)
Ⅱ. 이론 (Theory)
Ⅲ. 실험장치 및 실험절차 (Apparatus & Procedure)
Ⅳ. 데이터 및 결과 (Data & Results)
Ⅴ. 오차분석 (Error Analysis)
Ⅵ. 토의 (Discussion)
Ⅶ. 참고문헌 (References)
|
|
|
실험에서 실험 오차를 줄이기 위해 각 실험 도구의 사용법과 실험 방법을 정확히 숙지하여 오차가 거의 발생하지 않아 실험 결과가 만족스러웠다. 이론상으로만 공부하여왔다 직류 직렬 회로에서 저항의 크기와 전류의 크기, 그리고 그 저항
|
|
|
기초실험 예비 레포트
전기회로 기본원리 II
학과
학년
학번
분반
실험조
성명
전기전자공학
2
▶▶ 테브난, 노턴 등가회로
① 테브난 및 노턴의 정리를 자세히 정리한다.
- 테브난, 노턴 정리란 모든 회로망을 임의의 두
|
|
|
2
3
4
5
평 균
I1
1.460
mA
I2
0.730
mA
I3
0.730
mA
▲이론치
2) 측정할 수 있는 최대전류를 20mA로 multimeter를 설정해 놓고 위 실험을 반복한다.
측 정 치
이론치
비 고
1
2
3
4
5
평 균
I1
1.460
mA
I2
0.730
mA
I3
0.730
mA
3. 등가회로
1) 1/4W 짜리 저항 4개(1㏀에서 10㏀
|
|
|
회로로 , 의 소스부분 는 가 0V이므로 라는 전류원이 된다. ,의 는 의 가 반으로 나누어지므로 이다. JFET 차동 증폭기에 대한 차동 전압 이득의 크기는 로 구할 수 있다.
이론
< PSpice 모의실험 27-1 >
아래에서 요구하는 데이터를 구하고, 질문
|
|
|
1. 목적
2. 이론
가. 디코더
나. 인코더
다. 멀티플렉서
라. 디멀티플렉서
3. 예비보고
4. 실험(회로도)
|
|
|
회로에 대하여 잘 몰랐는데 이번 실험을 통하여 조금 알게 된 것 같고 기회가 된다면 조금 더 공부해보고 싶습니다. (1)예비보고서
1.제목
2.목적
3.관련이론
4.실험 준비 결과값 예상
5.참고문헌
(2)결과보고서
1.제목
2.목적
3.실험
|
|
|
결과로는 7세그먼트의 표시될 숫자가 7447의 QA~QG에서 0과 1의 형태로 나오는 것을 확인할 수 있었다.
4. 설계 및 제작
(1) 400Hz, 5의 정현파를 SN7414와 SN7404에 인가했을 때의 결과를 비교하라.
회로 구성
< 시뮬레이션 결과 >
- 예비 실험에서 했
|
|
메뉴펼치기
