|
컴퓨터기초 설계
(1bit-fulladder)
제출일
학번
이름
담당교수
Graphic
Waveform
Simulator
Timing
결과 및 소감
Maxplus2의 사용법을 다시 한번 공부를 함으써 사용방법을 익힐 수 있었다.
그 동안 이론으로만 하던 공부를 컴퓨터 프로그램을 통해 가상 실험을
|
|
|
디지털공학실험 ? VHDL 실습(XNOR, MUX, FullAdder, 4 Bit FullAdder) 결과 보고서
※ 모든 사진은 위에서부터 모듈, 테스트벤치, 시뮬레이션, 진리표 순서입니다.
|
|
|
FullAdder를 만들고 이를 4개를 이어 붙인 가산기를 구현한 후에 m 신호에 따라서 가산기 또는 감산기로 동작할 수 있도록 간단한 연산을 더하여 4비트 가 감산기를 구현하였으며 위의 파형과 예측하였던 결과 값이 동일하여 정상적으로 작동하
|
|
|
) 전가산기의 캐리 C0
X + Y + Ci의 캐리 C0
○ 출력파형
(3) 반가산기로 구성된 전가산기
X + Y + Ci
○ 출력파형
(4) 2-비트 병렬 2진 가산기
○ 출력파형
(5) 4-비트 2진 전가산기와 2의 보수를 이용한 4-비트 2진 전감산기
○ 출력파형
○ 진리표
2진수
A
|
|
|
[ 실험목적 ]
① 전가산과 전감산의 산술 연산을 수행할 수 있는 논리 회로의 설계를 익힌다.
[ 이론 및 예측 ]
(1) 전가산기의 합과 전감산기의 차
X + Y + Ci의 합 S
X - Y - Bi의 차 D
① Boole 대수 방정식에 의한 전가산기의 합과 전감산기의 차
○
|
|
메뉴펼치기
