|
) 전가산기의 캐리 C0
X + Y + Ci의 캐리 C0
○ 출력파형
(3) 반가산기로 구성된 전가산기
X + Y + Ci
○ 출력파형
(4) 2-비트 병렬 2진 가산기
○ 출력파형
(5) 4-비트 2진 전가산기와 2의 보수를 이용한 4-비트 2진 전감산기
○ 출력파형
○ 진리표
2진수
A
|
|
|
[ 실험목적 ]
① 전가산과 전감산의 산술 연산을 수행할 수 있는 논리 회로의 설계를 익힌다.
[ 이론 및 예측 ]
(1) 전가산기의 합과 전감산기의 차
X + Y + Ci의 합 S
X - Y - Bi의 차 D
① Boole 대수 방정식에 의한 전가산기의 합과 전감산기의 차
○
|
|
|
젝트를 생성한다.
3. Schematic으로 설정하여 전가산기의 회로도를 그린다.
4. END TIME과 GRID TIME을 설정한다.
5. A, B, Z에 원하는 값을 넣는다.
6. 입력 A, B, Z와 출력 S, c에 핀 설정을 해준다.
A는 pin90, B는 pin92, Z는pin89를 설정해주었고, bus1, bus2, bus3을
|
|
메뉴펼치기
