|
(2) Gate Primitive를 이용한 AND 게이트 설계 및 검증
(3) 행동 수준 모델링을 통한 AND 게이트 설계
(4) 다양한 방법으로 Two-input XOR 게이트 설계 및 시험
(5) Four-bit XOR 구현 및 시뮬레이션 확인
(6) 1-bit full adder 회로 설계 방법
5. 기대되는 결과
|
|
|
Visual studio)
IV-3. RTL description 작성
1.Verilog HDL
IV-6. Placement & Routing (using Astro)
1. Verilog to Cell
2. FloorPlan
3. Power ring 연결
4. Placement
5. CTS (Clock-tree-synthesis)
6. Routing
7. DRC_LVS
IV-6. 최종검증 (using VCS)
V. 결론 및 향후 연구
참고문헌
|
|
|
16 Data register Holds memory operand
AR 12 Address register Holds address for memory
AC 16 Accumulator Processor register
IR 16 Instruction register Holds instruction code
PC 12 Program counter Holds address of instruction
TR 16 Temporary register Holds temporary data
INPR 8 Input register Holds in
|
|
|
Verilog HDL before starting the hardwired circuit implementaiton. The BCD to seven-segment display decoder is not allowed to use for this project.
* 2-bit 곱셈기 회로 동작모습 2-bit by 2-bit multiplier
1. Truth Table (2-bit by 2-bit signed number multiplier)
2.K-map(부호, outputs)
3. seven-
|
|
|
programming, and applications, West, 1997
MacKenzie, L. Scott , The 8051 Microcontroller, Prentice Hall, 1995
국내서적
정 용원, 8051 기초 + 알파, 성안당, 2003
정상봉/홍경일/홍승홍, 마이크로 프로세서 8051, 세화, 2003
윤 진영, 마이크로 로봇 바이블, 성안당, 2001
신대섭,
|
|
|
Programming 에 대한 지
- DataBase 에 대한 지식
3) 중간 점검, 최종 완성 기일
- 중간점검 : 4주차
- 최종 완성 기일 : 6주차
4) 시스템 설치의 책임
- 팀원 중 남호승
- 설치 파일을 만들어서 배포해 주고 거기에 따른 사용자 매뉴얼을 만듦으로써 간
|
|
|
16 com_mul0(.clk(clk), .rst(rst), .En(En0), .in0(add_mux_out0), .out(in0));
하나의
버터플라이 - 1개
Mux - 2개
버퍼 - 1개
복소수 곱셈기 - 1개
이루어져 있다.
<A-HDL simulation 파형 (동일하게 나왔음.)>
입력 00010001(real 1, image 0)
<NC-verilog simulation 파형 (동일하
|
|
|
to 5V operation for transmitter (antenna driver) in short range and proximity application
24. 3.3V to 5V operation for the digital part 1. Features
2. Block Diagram
3. Pin 배열
4. Connection to Different u-processor
5. SIP Connection
6. Mode of Register Addressing
7. MEMORY ORGANISAION O
|
|
|
to 64 processors (16 boards w/ 4 processors)
System board당 각각 8MB L2 cache
System board당 각각 4GB memory - total 64GB memory
System board당 각각 2개의 64-bit Sbuses - 4개의 address buse
peak bus bandwidth - 12.2GB/s
UPA(Ultra Port Architecture)
local에 있는 process, memory, I/O channel을
|
|
|
강의 순서
Definition of VHDL
What & Why HDL?
HDL의 종류
VHDL’s History
Benefits of VHDL
Design Automation
디지털 논리회로의 설계환경 변천
Design Flow
2.개발환경의 이해 및 실습 - 강의순서
Design Entry
Project Compilation
Project Simulation
Device Programming
|
|
메뉴펼치기
