|
b = [1 0 1 0];
net=newff(minmax(a),[1,1],{\'tansig\',\'purelin\'},\'traincgp\');
net.trainParam.show = 15;
net.trainParam.epochs = 200;
net.trainParam.goal = 1e-7;
[net,tr]=train(net,a,b);
g = sim(net,a); - AND 연산
- OR 연산
- XOR 연산
|
|
|
OR회로의 결과 값은 같다는 것을 알 수 있다. 이는 NAND나 NOR만으로 회로를 구성할 수 있다는 증거일 것이다. 이런 점으로 우리는 NAND나 NOR를 범용게이트라고 부른다. NAND와 INVERTER게이트를 합쳐서 AND나 OR게이트를 만들 수 있다. NOR연산은 NAND연
|
|
|
기본 논리 회로
◈ 논리곱(AND)회로
◈ 논리합(OR)회로
◈ 논리 부정 회로(NOT gate)
◈ 버퍼회로
◈ 논리곱 부정(NAND)회로
◈ 논리합 부정(NOR) 회로
◈ 배타적 논리합(XOR)회로
◈ 배타적 NOR(XNOR) 회로
♣ 드 모르간의 정리
|
|
|
연산
(1) AND연산
(2) OR연산
(3) NOT연산
나. 논리 게이트
(1). AND 게이트(논리곱)
(2). OR 게이트(논리합)
(3). NOT 게이트(논리 부정)
(4). NAND 게이트
(6). EXCLUSIVE-OR 게이트
자. 드모르간의 법칙
차. 부울대수
3. 예
|
|
|
연산으로서 각 비트를 독립된 2진 변수로 가정하여 연산을 수행
- 예) XOR연산은 제어변수 P가 1일 때 R1과 R2의 각 비트를 연산
P : R1 ← R1 R2
- 주로 2진 데이타의 비트조작이나 논리적 결정을 내릴 때 사용
○ 부울대수의 논리연산
- AND, OR, NOT
|
|
|
0
0
0
1
0
1
1
1
XNOR 게이트의 진리표
A
B
Y
XNOR 게이트의 Time table
XNOR게이트의 기본인 XOR-NOT 게이트
A. O. I Gate
AND, OR, INVERT
정의 : 특정한 논리함수를 수행함에 있어서 종종 둘 또는 그 이상의 입력을 AND 연산한 후 출력을
NOR연산시키는 회로가 필요
|
|
|
경우 출력은 “1” 이고 다를 경우 출력은 “0”이 된다.
NAND
X
Y
Z = X Y
0
0
1
0
1
1
1
0
1
1
1
0
NOR
X
Y
Z = X Y
0
0
1
0
1
0
1
0
0
1
1
0
XOR
X
Y
Z = X Y
0
0
0
0
1
1
1
0
1
1
1
0
XNOR
X
Y
Z = X Y
0
0
1
0
1
0
1
0
0
1
1
1
|
|
|
연산회로 출력
2) [실험2-2] NAND, NOR , XOR 게이트 회로 구현하기
1. NAND, NOR, XOR 게이트가 각각 1개씩 사용된 실험 2의 그림 (a) 회로를 AND, OR, NOT을 이용하여 실험하시오.
2. 다음 그림의 (a) 회로를 동일하게 실험용 보드에 구성하시오. 스위치 SW 1과 S
|
|
|
AND 연산의 NOT은 OR 연산과 같음을 보였다. 실험 2에서는 XOR 연산을 다른 형태로 표현하는 것을 직접 확인할 수 있었고, 그 회로를 그려보았다. 실험 3의 표 5에 대한 실험 결과는 A와 B, C와 D를 XOR 연산 한 값의 NOT 형태의 결과가 나왔다. 실험 4의
|
|
|
연산)
A.7 Elementary Matrix Operations (기본적인 행렬 연산)
A.7.1 Utility matrices (유틸리티 행렬)
A.7.2 Eigenvalues (고유값)
A.8 Complex Numbers (복소수)
A.9 Polynomial Roots And Characteristic Polynomial (다항식 근과 다항식 특징)
A.9.1 Product And Division Of Polynomials(다항
|
|
메뉴펼치기
