|
미분방정식을 푸는 아날로그 컴퓨터
⇒ 다음 page 에 hand analysis 로 작성하였습니다.
* 참고사항 *
이차 미분 방정식 회로 설계는 실험(5)와 밀접한 관련이 있습니다.
준비문제 (5)를 해결한 후,
실험 (5)의 1), 2)번도 미리 풀어서 예비보고서에 포함
|
|
|
미분 방정식 을 푸는 아날로그 컴퓨터 회로를 구성하라.(원래는 y의 계수가 10이지만 주파수에 따른 변화를 더 잘 확인하기 위해 10^3으로 증가시켰습니다.- 500Hz로 관찰)
- 위 미분방정식을 만족하기 위하여(회로 설명은 예비보고서에 기술하였
|
|
|
(2)기준전압이 0이 아닌 검출기
2.출력제한기
3.가산기
4.적분기
5.미분기
6.발진기
※ Wien - Bridge 발진기
※ 트윈 T형 발진기
※ 삼각파 발진기
※ 전압제어 톱니파 발진기(VCO)
7. 피스파이스 회로 및 시뮬레이션
|
|
|
미분회로를 만들어 파형의 EDGE부분만 끄집어내고, 이것을 7400으로 정형시켜 단펄스 CLOCK을 만드는 것이다.
즉 위의 회로를 왼쪽편의 RS-FF로 채터링을 없애고 중간에 RC(바뀌었지만)로 EDGE만 끄집어 내어 단펄스를 만드는 것이다.
5. 검토 및 고찰
|
|
|
예비보고서에서 언급한 스텝사이즈의 계산을 보면 한 클럭 주기인 T시간 후의 적분기의 출력은 2kVT/RC [volt] 이다. 따라서 샘플링 주파수가 주어진 경우 양자화 진폭을 결 정하는 파라메터는 적분기의 시정수, 변조기의 출력 V, 증폭기의 이득인
|
|
|
적분기의 출력파형이 어떤 식으로 변화할지 파형을 다시 그리시오
▣ 3-5
offset voltage 문제를 해결하기 위하여 예비보고서 (2)번의 회로에 그림 4.7과 같이 DC path (RF)를 추가하고자 한다. 이 때, RF가 너무 크거나 또는 너무 작으면 각각 어떤 문제
|
|
|
적분기의 출력파형이 어떤 식으로 변화할지 파형을 다시 그리시오.
offset voltage의 영향으로 시간의 흐름에 따라 또는 를 향해 증가/감소하며 결국 적폭기를 포화시킨다.
(5) offset voltage 문제를 해결하기 위하여 예비보고서 (2)번의 회로에 그림
|
|
|
RC 미분 실험 회로의 출력 파형
4.8V
0
t
0.001sec
(2) RC 적분 실험 회로의 출력 파형
0
t
0.001sec
(3) RL 미분 실험 회로의 출력 파형
1.4V
0
t
0.001sec
(4) RL 미분 실험 회로의 출력 파형
0
t
0.001sec
● 일 때 각각의 경우의 파형
S1
S2
단락
개방
S1
S2
개방
개방
|
|
|
적분 회로] 그림 10-2, 10-3 에서와 같은 회로를 꾸미고, 각각의 회로에 RC 회로의 입력단에 함수발생기를 이용하여 “삼각파”, 사각파“를 입력하여 본다. 미분, 적분 특성이 나타나는가를 확인한다.
(3) 그림 10-2 회로에서 함수발생기를 사용하
|
|
|
회로로 생각할 수 있다. 따라서 저항 양단의 복소수 전압 VR과 VC는 각각
,(29)
(30)
가 된다. 이 식들의 절대값을 취하면, 식 (26)과 식 (27)이 된다.
(3) 미분 회로와 적분 회로
RC 필터에서 인 경우를 생각해 보자. 식 (23)에서 이 되고, 식 (24)의 vR은
(3
|
|
메뉴펼치기
