|
세척한 후 언더필을 도포 및 경화시켜서 기판과 칩과의 신뢰성을 높다. 주적용범위는 자동차, 통신, 컴퓨터분야이다 미국업체에서 많이 적용하고 있다. Flip Chip Package
Stud bump 특징
ØStud bump Formation
Flip Chip Bonding Process Using Solder join
|
|
|
Bump Chip Carrier
2. BGA : Ball Grid Array
3. BQFP : Bumpered Quad Flat Pack
4. CABGA/SSBGA : Chip Array/Small Scale Ball Grid Array
5. CBGA : Ceramic Ball Grid Array
6. CCGA : Ceramic Column Grid Array [A column of solder]
7. CERPACK : Ceramic Package
8. CFP : Ceramic Flat Pack
9.
|
|
|
도금이 어렵다
도금조건이 도금액의 조성에 따라
민감하게 변화
도금액의 수명이 짧고 관리가 어렵다
이러한 무전해 도금을 전기도금과 비교하면 <표 6>과 같다. ▣ Flip Chip 이란?
▣ Si Wet Etching
▣ Pb Free Solder
▣ Eletroless Plating
|
|
|
니켈 금속을 가만히 두지 않고 니켈 내부에 있는 전자를 금이온이 강제적으로 빼앗아 니켈은 산화가 되어 이온이 되고 금은 니켈로부터의 전자를 받아서 환원이 되어 전착된다. 1. Flip Chip
2. Si Wet Etching
3. Pb free 솔더
4. 무전해도금
|
|
|
16
80
2.80
100
6.46
→즉, 가열된 교반기를 통해 저어줄 경우 더 빨리 포화된 용액을 만들 수 있다.
●이번 실험에서 Boiling chip을 처음 접하였는데, 일상생활에서 이와 비슷한 원리의 현상들에는 무엇이 있을까?
→돌비현상이란(bumping)은 과열현상
|
|
|
성되지 않아서 힘들 것으로 예상된다. 다만 이 자료로 본 것은 최고 온도가 125℃였고 실험한 Flip Chip은 150℃까지 올려서 비교대상이 되기 힘들겠지만 Cycle수가 200번으로 적기 때문에 어느 정도 예상할 수 있을것 같다.
또한 Ball안에 검은색으로
|
|
|
때 Ln에서 출력이 발생되는 것을 확인해 볼 수 있었다.
실험 5는 CLK이 1로 올라가는 순간 D가 1이라면 Q의 값이 0에서 1로 변화하는 것을 확인할 수 있었다. 1. RS latch
2. enable이 있는 RS latch
3. D latch
4. 1 chip D latch
5. edge triggered D flip-flop
|
|
|
Flip chip용 기판 시장은 빠르게 성장하고 있음. 특히 삼성전기의 Capa 증설 효과가 나타남에 따라 2005년 1.495억원이던 FC-BGA 매출액이 2008년 에는 5611억원으로 55.4% 의 매출성장이 전망됨.
전세계 MLCC 시장에서 삼성전기는 금액기준 5.7%, 수량 기준 1
|
|
|
Flip Chip의 피치간격이 150~200μm 이다. 마이크로 단위 스케일이 단순히 m 단위보다 배 작은 스케일이라고 수업시간에 배워왔다. 하지만, 아주 작은 Flip Chip을 기판에 붙이기 위해 눈에 보이지도 않는 솔더들이 일정한 간격으로 놓여져 있다는 자
|
|
|
선이 이루어지고 동시에 Nose 대책도 가능하게 된다. 최근의 디지털기기에서는 급속도로 DIP으로부터 SOP 및 QFP로 더 나아가 BAG, CSP, Flip Chip으로 반도체 소자의 SMD 화가 진전되고 있다. EMC 대책은 Lead Through 실장으로부터 SMT로 변경됨에 따라 많은
|
|
메뉴펼치기
