|
FPGA 킷을 사용하여 디지털 시계를 설계하였다. 여태까지 했던 실습들은 vhdl코딩만 하고 자일링스 프로그램만 돌리면 끝이었는데 이번 실습부터는 실제 킷을 사용하여 결과물을 킷에 출력도 해보고 하는 것이라 처음에는 약간 어렵고 난해하
|
|
|
FPGA 킷을 사용하여 계산기를 설계하였다. 지난번의 디지털 시계 실습 때도 많이 헤맸었는데 이번 실습에서는 Vhdl Module파일이 3개나 되어서 처음에 소스코드를 작성하는데에 엄청나게 애를 먹었다. 또한, testbench를 시뮬레이션 돌렸을 때, 처음
|
|
|
FPGA 킷을 이용하지 않고 testbench를 이용해서 동작 특성을 보이는 것을 설계하는 것. 이렇게 두가지 방법이 있었는데, 우리 조는 FPGA 킷을 이용하지 않는 쪽을 선택하였다. 한 학기 동안 논리회로 설계실험 과목을 수강하면서 생소했던 vhdl coding
|
|
|
= 6)then
tmp_value <= 1;
else
tmp_value<=tmp_value+1;
end if;
end if;
end process;
value<=tmp_value;
end beh; 디지털 시계의 VHDL 소스코드
◈ TOP
◈ clock_div
◈ clock1_div
◈ debounce
◈ MODE_GEN
◈ TIME
◈ TIMER
◈ SELECTOR
◈ int2seg2
◈ cnt_onetosix
|
|
|
= yi_reg(16);
yq_out <= yq_reg(16);
WHEN 61 => yi_out <= yi_reg(33);
yq_out <= yq_reg(33);
WHEN 62 => yi_out <= yi_reg(2);
yq_out <= yq_reg(2);
WHEN 63 => yi_out <= yi_reg(61);
yq_out <= yq_reg(61);
WHEN 64 => yi_out <= yi_reg(30);
yq_out <= yq_reg(30);
WHEN 65
|
|
 |
FPGA Hardware Devices with Single
-Instruction Driving For An Embeded Mobil Computing Platform." Proceedings. 4th International Conference on ASIC, 2001 Page(s): 514 -517
[8] Yong-Sun Na, Oh-Kyong Kwon, "A single chip driver system for 1.2inch Organic Electro-Luminescent display" IEEE Transactions o
|
|
|
FPGA의 설계 및 응용에 대해 심층적으로 학습하였습니다. 이 과정에서 다양한 프로젝트를 경험하면서 FPGA의 매력을 깨닫게 되었고, 특히 하드웨어와 소프트웨어의 경계를 허물 수 있는 특성에 매료되었습니다. 실제로 VHDL과 Verilog를 활용하여
|
|
|
FPGA와 ASIC 설계, VHDL 및 Verilog와 같은 하드웨어 기술 언어에 대한 숙련도를 향상시켰습니다. 실제로 학부 프로젝트로 진행한 고속 데이터 처리 시스템 설계 경험은 저에게 큰 성취감을 안겼습니다. 이 프로젝트에서 팀원들과 협력하여 주어진
|
|
 |
VHDL을 활용한 RTL 설계 경험이 있으며, FPGA 프로젝트에서 FIR 필터 및 영상 처리 모듈을 설계한 경험이 있습니다.
3) 반도체 설계 엔지니어로서 해결해야 할 가장 큰 도전 과제는 무엇이라고 생각하십니까?
답변: 공정 미세화로 인한 전력 소비
|
|
|
FPGA를 이용한 영상 처리 프로젝트에서는 성능 최적화와 회로 설계의 중요성을 실감하였습니다. 이 과정에서 다양한 시뮬레이션 도구와 실험 장비를 사용하게 되었고, 이를 1.지원 동기
2.성격 장단점
3.생활신조 및 가치관
4.입사 후 포
|
|
|
FPGA(Field Programmable Gate Array)를 활용한 설계 프로젝트에서는 하드웨어 설계 언어인 VHDL을 활용하여 간단한 프로세서 아키텍처를 구현한 경험이 있습니다. 이 과정에서 하드웨어와 소프트웨어의 긴밀한 통합이 얼마나 중요한지를 깨 1.지원
|
|
메뉴펼치기
