|
Verilog HDL 코드.....................................17
3.7 자판기 회로 테스트벤치(simvision)................................24
4 설계 추진 체계 및 일정
4.1 팀원 역할 분담...............................................25
4.2 설계 일정................................................
|
|
|
Verilog HDL before starting the hardwired circuit implementaiton. The BCD to seven-segment display decoder is not allowed to use for this project.
* 2-bit 곱셈기 회로 동작모습 2-bit by 2-bit multiplier
1. Truth Table (2-bit by 2-bit signed number multiplier)
2.K-map(부호, outputs)
3. seven-
|
|
|
로그램용 메모리가 필요없다.
B. FPGA
데이터 저장을 SRAM에 하기 때문에 휘발성이라 전원을 끄면 다 지워진다. 그래서 추가 로 프로그램을 저장하고 전원이 인가되었을 ●베릴로그(Verilog)
- HDL 정의
- HDL을 이용한 설계
- HDL 시뮬레이션
|
|
|
알 수 있다. 이는 Unsigned Decimal Number계산만을 가능하게 하므로 발생하는 결과이다. 1. 개요
2. 알고리즘
3. Verilog코드 - RCA와 Subtracter(가감산기 코드 따로 되어있음)
4. 파형 및 분석 - 결과파형을 십진수와 이진수 두개로 보여줌.
|
|
|
4.2에 a번 문제에서는 a, d, e는 blocking문으로 b, c는 nonblocking문으로 실행하였을 때, 어떤 시간에 실행되는지를 관찰하는 문제이다. 여기서 a는 blocking문이므로 3ns가 걸린 뒤에 실행하였고 a가 실행되고 나서야 다음 문장으로 넘어오고 nonblocking은
|
|
|
시계의 질량측정
1. 모래통 구멍의 크기와 모양은 왜 모래의 흐름에 영향을 미치지 않는 것일까
2. 물로 실험한 경우 곡선 형태의 그래프가 나타나는 이유
3. 수압의 영향
4. 점성의 영향
Ⅴ. 감쇠진동의 질량측정
1. 단조화 운동
2. 감쇠
|
|
|
|
◎ Counter
- 플립플롭의 주요 응용으로서 입력되는 펄스의 수를 세는 카운터(counter)가 있다.카운터는 단순히 입력 펄스의 수를 세는데 사용될 뿐만 아니라 디지털 계측기기와 디지털 시스템에 널리 사용된다. 클럭 펄스처럼 펄스가 일정 주기
|
|
|
|
로그램 그 자체는 처음 상태)을 저장한
다. 예비.doc ………………………………………… 2p
컴퓨터구조실험
과제 : 예비 3
내용 : FSM순차회로의 개념과 Counter에 대해서 조사
☞ FSM에 대해서 조사
◎ Finite State Machine(FSM)
▒▒
|
|
|
|
RCA, CLA, Subtractor(Compararot이용), 베릴로그, 소스파일있음.
RCA의 내부에 half adder와 full adder의 조합으로 이뤄지는 순차적인 동작을
실험을 통하여 다시 한번 알 수 있었다. Subtractror의 구조를 비교기를 퉁하여
큰 수에서 작은 수를 뺄 때, RCA에
|
|
|
|
ALU, Shifter, 베릴로그 소스, 예비, 결과레포트
☞ Carry Ripple Adder / Carry Lookahead adder
◎ Carry Ripple Adder
> 비트 벡터로 구성된 두 개의 입력을 받을 때, 하위 비트의 덧셈 과정에서 carry가
발생하여 상위 비트의 adder에 carry in으로 들어가는
|
|
메뉴펼치기
