|
로그 및 디지털회로 설계 능력 습득.
3. Verilog HDL을 이용한 신호등 제어기 설계 :
디지털 집적회로 설계능력 습득.
4. LCD& LED Display 설계 :
효과적인 정보전달 방법 습득. 설계 동
|
|
|
순서를 재배치해주는 모듈로, 단순히 16to1 MUX를 4번 사용하면 되는 간단한 모듈이다. 참고 자료의 데이터 순서에 따라 input을 입력해주면 된다.
다음은 수정된 Branch Handler(이하 BH)의 코딩 소스이다.
주석에 나타내었듯이 flags의 최상위 bit는 zero,
|
|
|
라이트 선택), X4(콜라 선택) 이렇게 총 네 개이며 X4를 선택하는 경우 X3와 동일하게 State가 변하기 때문에 X4와 X3는 아래 그림13과 같이 And를 시켜주었으며 이때의 출력을 위 그림7과 그림8의 X3
입력 부분에 연결 시켜서 설계를 했다.
그림.13 NOT,
|
|
|
출력을 측정하여 해당란에 기입한다.
5. 참고문헌
Fundamentals of Digital Logic with Verilog Design (S.Brown, Z.Vranesic)
2013 정보처리기능사 필기 이론 (홍태성)
네이버 지식백과 1. 실험 제목
2. 실험 목적
3. 실험 이론 및 배경
4. 실험 방법
5. 참고문헌
|
|
|
Verilog-2001 Standard PartTwo : Verifying Designs
(by Stuart Sutherland, Suther land H이, inc. portland, Oregon)
[2] Virtualization of Heterogeneous Machines, Hardware Description in a Synthesizable Object-Oriented Language
(by joshua Auerbach, David F. Bacon, Perry Cheng, Rodric Rabbah, Sunil Shukl
|
|
|
VHDL의 장점
4. VHDL의 단점
5. 하드웨어 디자인과 프로그래밍 언어적 디자인
6. 제품제작에 VHDL이 쓰이는 과정
7. VDHL의 규칙
8. VDHL용어의 정의와 표현
9. VHDL 예약어 / 키워드
10. VHDL 주석
11. VDHL 식별어
12. VDHL 기본구성과 표현
13. 마치며..
|
|
|
구조
③ 상용 Network Processor의 소개 - Intel IXP1200
④ Verilog HDL
2) 지금까지 연구한 내용
① 802.11 MAC에서 처리되어지는 Frame들의 Format
② Frame Generation하는 과정을 C/C++로 모델링
2. 연구진행계획
3. 참고문헌
* 첨부 1
* 첨부 2
* 첨부 3
|
|
|
Verilog-HDL을 일부 사용하고있었으나 극히 제한적이었다. 이즈음 VHDL도 발표가 되어 연구소와 학계에서는 국내 HDL 표준화 문제가등장하게 되었다. 결국 Verilog-HDL과 VHDL 둘중의 하나를 선택하는 일이었다.
그당시 Verilog-HDL은 CADENCE라는 회사 전용
|
|
|
nd();
void ComStart();
CSCom();
virtual ~CSCom();
DCB dcb;
OVERLAPPED osRead;
OVERLAPPED osWrite;
COMMTIMEOUTS CommTimeOuts;
HANDLE idCom;
};
#endif // !defined(AFX_SCOM_H__5A71548F_CE4C_11D4_A6B3_00E09833FB7C__INCLUDED_)
// SCom.cpp: implementation of the CSCom class.
//
///////////////////////////
|
|
|
verilog simulation 파형 (동일하게 나왔음.)>
입력 00010001(real 1, image 0)
<임펄스 입력>
<Rectangular 파형 출력>
합성 결과
<전체 블록도>
앞의 16 R2SDF 모듈 중심으로 설명
<16 - R2SDF>
나머지 R2SDF 모듈도 동일 구조로 구성되어 있다.
<T
|
|
메뉴펼치기
