|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
결과 (시뮬레이션)
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의
|
|
|
파형을 관찰하는 과정이 있었는데, 주파수를 아무리 증가시켜도 사인파의 주기만 변할 뿐, 전압 이득은 아무런 변화가 없었다. 12k저항의 부재 때문인지 이득에 변화가 없는 것이 맞는 건지 실험을 통해 확인해야 겠다.
4. 결과 및 토의
|
|
|
같이 증가함에 따라 증가함을 알아볼 수 있었다. 또 이 감소함에 따라서 전압이득이 감소함을 알 수 있는데, 이는 = 으로 의 감소로 인해 값이 작아지고 전압이득은 이기 때문에 전압이득이 감소하였다. 1. 실험결과
2. 검토 및 고찰
|
|
|
회로도
(1) 공통 소스 증폭기 (Common source Amplifier)
[회로 해석]
(2) 공통 드레인 증폭기 (Common Drain Amplifier)
(3) 공통 게이트 증폭기 (Common Gate Amplifier)
4. 시뮬레이션 결과
(1) 공통 소스 증폭기 (Common source Amplifier)
(2) 공통 드레인 증폭기 (Common Drain Amp
|
|
 |
기본개념과 동작원리
5. Chage Pump (전하펌프)의 기본개념과 동작원리
6. VCO (전압제어 발진기) 기본개념과 동작원리
7. VCDL (전압제어 지연단) 기본개념과 동작원리
8. DLL 구현 및 시물레이션
9. 결론
♦ 참고문헌
|
|
|
회로도 및 도면
4.1 조작부
조작부 회로도를 작성해보았다.
4.1.1 전체
[그림 4-1] 회로도 전체
4.1.2 ATmega128
[그림 4-2] ATmega128
4.1.3 JTAG Port
[그림 4-3] JTAG Port
4.1.4 Power(+3.3v)
[그림 4-4] Power(+3.3v)
4.1.5 RF(Zigbee)
[그림 4-5] RF(Zigbee)
4.1.6 TFT-LCD
[그림 4-6] TFT-LCD
|
|
|
회로와 밴드이론에 의한 발광현상 .............. 11
[그림 2-4] LED DC current의 증가에 따른 광도(luminous intensity) . 12
[그림 2-5] 브리지 정류회로에서의 파형 변화 ..................... 13
[그림 3-1] AC to DC Converter의 회로도 .................. 14
[그림 3-2] 적외
|
|
|
as a plug-in type. 단일 전류센서를 갖는 단상 반브릿지 능동전력필터
1. 서론
2. 능동전력필터의 원리
3. 단일 전류센서 능동전력필터
4. 시뮬레이션 모형과 결과
5. 프로토타입 제작 및 실험
6. 결과
참고문헌
Abstract
|
|
 |
, 외부교육수강 이력, 대외 활동, 프로젝트 경험 등을 제목/경험/성적(또는 성과) 등으로 기술해주시면 됩니다. ※ 예시) 디스플레이 개론 수강(2013) / A학점 취득)(100자~500자)
4. 인재상 및 면접대비 기업정보
5. 면접 족보 (면접 기출문제)
|
|
 |
결과에 대해서 중점적으로 기술해 주시기 바랍니다.) (100자~500자)
3. 지원 직무 및 디스플레이 관련된 이력을 간결하게 나열해주시기 바랍니다.(학교수강교과목, 외부교육수강 이력, 프로젝트 경험 등을 제목/경험/성적(또는 성과) 등으로 기
|
|
 |
~ 500자 이내)
◅ 성공이라는 조건을 만들기 위한 개인적인 조건
3. 본인의 10년 후 계획에 대하여 (100자 ~ 500자 이내)
◅ 세계 최고에 어울리는 존재
4. 인재상 및 면접 대비 기업정보
5. 합격자 스펙평균
6. 면접기출문제
|
|
메뉴펼치기
