목차
1. 병렬 2진 가산기
1) 4-bit 병렬 가산기
1) 4-bit 병렬 가산기
본문내용
지는 Carry bit에 따라 변화할 수 있다. 단 사이에 Carry 발생 없이(Carry=0) en 개의 숫자가 가산될 경우, 가산 시간은 하나의 전가산기에 Data bit가 입력되어 Sum출력이 생길 때까지 소요되는 전파 시간과 같게 된다.
[그림1] Worst Carry 전파 지연을 보여주는 4-bit 병렬 2진 Ripple-Carry Adder
[그림1] Worst Carry 전파 지연을 보여주는 4-bit 병렬 2진 Ripple-Carry Adder
추천자료
- Ripple carry adder(RCA)& Subtracter, 가감산기 결과레포트
- 2개의 4-bit 2의 보수를 입력으로 받는 4bit adder를 설계
- 2개의 4-BIT 양수를 받아서 곱셈을 수행하는 serial multiplier를 shift register, full adde...
- [논리회로] 반가산기(half adder)와 전가산기(full adder) 회로 설계 및 2 Digit Adder-Subtr...
- ALU( Ripple Carry Adder 이용 ),Wallace( 곱셈기 ),베릴로그,쿼터스, 소스
- [논리회로]State machine을 이용한 Serial adder 설계
- [Digital Logic Design Project] Full adder
- Digital 회로 Simulation Tool Tutorial - multisim 이용한 4Bit Adder-Subtractor 설계
소개글