27장 연산증폭기(OP AMP).

소개글

27장 연산증폭기(OP AMP).에 대한 보고서 자료입니다.

본문내용

은 실제로 많이 사용한다. 그 이유는 임피이단스 매칭이 용이하기 때문이다. 회로와 회로가 연결될 때는 손실을 막아야 하는데 그 역활을 이 볼테이지 폴로워가 담당한다.
이상적인 OP Amp 를 만들려면
OP Amp를 만드는 생산 공장에서 연구해야 할 내용은 이상적인 OP Amp 일 것이다. 그러한 OP Amp 는 실제로 존재하지는 않지만 이상적인 OP Amp 생산에 주력할 것이다. 다음은 이상적인 OP Amp의 지침서라 할까, 아니면 조건이라 할까. 열거해 본다.
증폭도가 무한대 일 것
실제의 OP Amp는 증폭도가 정도이다.
입력 임피이단스가 무한대 일 것
실제의 OP Amp의 입력저항은 수 백 이상이다. 741은 1M옴 정도이다. Bi-FET나 Bi-MOS 등에서는 이상의 것도 많다.
출력 임피이단스가 0옴 일것
출력측의 내부저항을 말하는데, 741에서 75옴 정도이지만 부궤환 회로를 사용하면 0 옴정도로 줄일 수 있다.
입력 오프셋트 전압이 0볼트 일 것
두 입력을 쇼트하면 차동입력이 0가 되어 출력이 0가 되어야 되는데 실제로는 그렇지 않다. 즉 입력측에서 내부에 수 밀리볼트의 입력이 발생한다.
ⓐⓑ 양단의 전압을 입력오프셋트 전압이라 함.
동상신호 제거비가 무한대 일 것
두 입력단자에 같은 크기의 전압을 가하면 출력이 0가 되어야 하는데, 다시 말해서 차동입력을 0로 해도(심지어 내부입력을 0으로 해도)출력이 0가 되지 않고 나온다. 이것은 OP Amp의 출력측 회로가 오차가 있다는 뜻이다.
(Common Mode Ratio Rejection)
전원 전압 변동제거비가 무한대 일 것
전원이 변동하면 출력도 변동하는데 이상적으로는 변동이 없어야 하나 실제로는 그렇지 못하다.
(Power Supply Ratio Rejection)
이득 대역폭적이 무한대 일 것
낮은 주파수 부터 높은 주파수까지 증폭을 골고루 하여야 하는데 실제의 OP Amp는 그렇지 못하다.
데시벨
증폭도를 나타내거나 어떤 크기를 나타낼 때는 양의 단위를 데시벨로 말하는 경우가 종종 있다. 아주 큰 양을 데시벨로 환산하면 작은 수치로 쓸 수 있다는 장점 때문에 많이 쓰는 것 같다.
전압이득인 경우(벨단위에 20배)
1[배] = 0[벨] = 0 [dB]
10[배] = 1[B] = 20[dB]
100[배] = 2[B] = 40[dB]
1000[배] = 3[B] = 60[dB]
10000[배]= 4[B] = 80[dB]
[실험과정]
연산 증폭기의 이득
1. RF=RR=10,000Ω로 하여 그림 27-0와 같은 회로를 연결한다.
2. 스위치를 닫고
3. 파형이 찌그러지기 직전까지 신호 발생기의 출력을 점차적으로 증가시킨다.
비반전 증폭기
9. 스위치를 연다
10. 다음과 같이 회로를 변경하고
11. 스위치를 닫는다.
반전가산기
12. 스위치를 열고 다음회로를 꾸민다. RF=R1=R2=10,000Ω로 한다. 전원공급은 그림 27-9와 같이한다.
13. S1, S2는 닫고, S3, S4는 연상태로 V1, Vout을 측정한다.
14~16. 표 조건에 맞게 설정하여 실험하고 기록한다.
[예상결과]
RF,Ω
RR,Ω
Vp-p
이득
위상
출력
입력
10,000
10,000
1V
1V
1
180도
5,000
2V
1V
2
180도
3,333
3V
1V
3
180도
2,500
4V
1V
4
180도
20,000
500mV
1V
0.5
180도
30,000
300mV
1V
0.3
180도
RF,Ω
RR,Ω
Vpp
이득
위상
출력
입력
10,000
10,000
2V
1V
2
0
5,000
3V
1V
3
0
3,333
4V
1V
4
0
20,000
1.5V
1V
1.5
0
30,000
1.3V
1V
1.5
0

키워드

연산증폭기,   OP AMP,   AMP