|
회로실험 / 박철원 외2인 / 경문사
기초 전기전자공학실험 /
http://cyber.inha.ac.kr/class/stud/note/lec_no_list.asp
시뮬레이션 결과 분석
시정수τ와 주기T와의 관계에대해 생각해보자.
회로1에서의 시정수 τ= RC = 100 × 0.33×
{ 10}^{-6 }
= 33×
{ 10}^{-6 }
주기 T
|
|
|
로의 Thevenin 등가회로를 이론 및 실험으로 구하고 비교하려 한다.
↑그림1
3.1 브리지회로에서 RL에 흐르는 전류는 얼마인가?
mesh1)
mesh2)
mesh3)
cramer's rule를 이용해 구하면
위와 같은 행렬형식으로 식을 구할 수 있다. 이것을 풀면
와 같은 결과
|
|
|
).
3. 시뮬레이션
1) 회로도
2) 시뮬레이션 결과
1) 회로도
2) 시뮬레이션 결과 1. 목적
2. 관련 이론
1) 구성
2) 단안정 동작
3) 비안정 동작
4) 부하의 연결
3. 시뮬레이션
1) 회로도
2) 시뮬레이션 결과
1) 회로도
2) 시뮬레이션 결과
|
|
|
회로의 트랜지스터에서 β가 증가한다면 VB는?
(a) 감소한다. (b) 증가한다.
(c) 근본적으로는 그대로 유지된다.
⇒ VB=Vcc×R2/(R1+R2)에서 VB값은 전혀 β의 영향을 안 받는 것을 알 수 있다 그러므로 트랜지스터의 β의 감소나 증가로 인해서 VB값은 영
|
|
|
실험을 통해서 수평감도가 높아질수록 파형의 나타나는 주기가 짧아지고 수직감도가 높아질수록 파형의 나타나는 진폭은 커지지만 실제의 주기와 Vp-p값은 변하지
않았다는 결과가 나왔다.
또한 T = 1/f 공식을 통해 주파수와 주기의 관계를
|
|
|
+5
4
0
+5
0
+5
5
0
0
0
+5
6
+5
+5
+5
0
7
+5
0
+5
0
8
0
+5
0
+5
9
0
0
0
+5
10
+5
+5
0
0
11
+5
0
0
0
12
0
+5
0
0
13
0
0
0
0 실험 6. Bistable or flip-flop
1. 목적
2. 실험 기기 및 부품
3. 기본 이론
4. 실험 과정
4. AND-게이트된 J-K 마스터-슬레이브 플립플롭
6. 필요한 결과
|
|
|
PC 한 대
FPGA package 1개
Logic tester
4. 실험과정
1. NAND gate를 이용한 다음 회로를 programming하면, 이 회로에서 data 신호가 control 신호에 의해 제어되는 과정을 관찰할 수 있다. 다음 회로를 구성하고, 표에 결과 값을 기입하라.
표7-1
control signal
input dat
|
|
|
기초전기전자공학실험
→ 곽경섭외 (주)교학사
디지털회로실험
→ 배명진외 에드텍 멀티미터의 사용법
Ⅰ. 실험목적
Ⅱ. 관계이론
Ⅲ. 실험방법 (일반멀티미터)
Ⅲ. 실험방법 (디지털멀티미터)
Ⅳ. 예상실험결과
Ⅴ. 참고문헌
|
|
|
|
|
|
|
|
메뉴펼치기
