|
통신컴퓨터공학과 김재훈 교수, \"차세대 TFT-LCD를 위한 액정기술 현황\"
3. 관련개선기술 : http://www.k-ids.or.kr/ 한국디스플레이학회
http://www.samsungsdi.co.kr/contents/kr/product/lcd/lcd.html
http://www.monitor4u.co.kr/
http://www.tftcentral.co.uk
http://www.boehydis.com/kor/04_
|
|
|
로 외부 노이즈의 영향을 받기 쉬워지거나 연산증폭기 자체의 바이어스 전류를 무시할 수 없게 된다. 그 때문에 연산증폭기 회로에서는 높아도 수100kΩ 이내의 저항을 사용하며 일반적으로는 수10kΩ의 저항이 많이 사용되며. 특히 10kΩ의 저항
|
|
|
출력에 오실로스코프를 연결하고 입력과 출력 파형을 측정하고 그려라. (V/div, Time/div 표시)
(4) Tr1과 Tr2가 서로 상보적 대칭이므로 상보대칭 전력 증폭기라고도 한다. 이 두 개의 트랜지스터가 상보적이라 하는 이유를 설명하라. 없음
|
|
|
.
공통 소스 증폭기 회로도
공통 소스 증폭기 시뮬레이션 1. 목적
2. 이론
(1) 증폭기로서의 FET
(2) 공통-소스 증폭기
(3) JFET의 바이어스
(4) 전압분배기와 소스 바이어스
3. 공통 소스 증폭기 회로도 및 시뮬레이션(피스파이스)
|
|
|
증폭기로서는 바람직한 것이 아니다.
3. 실험기기
전원공급 장치 1대
Oscilloscope 1대 (2채널)
Function generator 1대 (100Hz ~ 1MHz)
JFET : K30A
저항 : 12kΩ 2개, 22kΩ 1개, 470kΩ 1개, 10kΩ 1개
커패시터 :0.1㎌ 2개, 10㎌ 1개 (전해)
4. 시뮬레이션 1. 목적
|
|
|
증폭기 구성은 소스 팔로워(source follower)라고 종종 불린다. 입력 신호는 결합 커패시터를 통해서 게이트에 공급되고 출력은 소스 단자에서 얻는다.
Gate-Source 전압 이득을 구하기 위하여 입력 및 출력 전압을 각각 구하면,
를 각각 대입하여 정
|
|
|
공통-소스 증폭기
Av
Zin
VOP-P(max)
전력이득
계 산 값
4.49
100k
428.94
측 정 값
5.44
91.3k
18.75V
토의
이번 실험에 사용한 JFET는 2sk30A이다.
스위치 대신 회로를 오픈하고 <그림 19>와 같이 회로를 연결 하였다. Vgs가 0이 되지 않아 오픈 상태로 Vgs=0V
|
|
|
공통 소스 JFET 증폭기에서 입력전압과 드레인 전류의 위상차에 대해 설명하라.
☞ 의 전압이 Q점 상하로 변하게 하고 그로 인해 가 변하기 때문에 와 의 위상차는 동상이다.
(4)공통 소스 MOSFET 증폭기에서 전압이득에 영향을 미치는 파라미터에
|
|
|
컴퓨터통신 협동학습과 관련된 요인 분석 : 대학원에서의 전자 우편을 중심으로, 교육공학 연구 Ⅰ. 서론
Ⅱ. 협동학습의 정의
Ⅲ. 협동학습의 특징
1. 긍정적 상호 의존성을 가진다
2. 개개인 학생에게 개별적 책무성이 부여된다
3.
|
|
|
통신의 네트워크화, 글로벌화의 추세
⑤ 정보윤리 의식의 부족
◎신종사이버 범죄
1. 컴퓨터 조작사기란
2. 소프트웨어 불법복제
3. 산업스파이
4. 프라이버시침해
5. 해 킹
6. 컴퓨터 바이러스(Computer Virus)
7. 폰 프리킹(Phone Phreaking)
8.
|
|
메뉴펼치기
