|
회로 구성시 사용하는 소자에 따른 전압 손실도 원인으로 볼 수 있다. 회로가 복잡해질수록 회로 중간 소자에 의해서 전압이 손실되는 경우들이 많다. 이번 실험에서 쓰인 OP-AMP는 접지단자, 바이어스 단자, 입・출력 단자, 그리고 저항 등
|
|
|
의 병렬을 다시 직렬로 계산하면 다음과 같은 이론값이 나온다.
는 로 이론적인 계산 값이 나온다.
(330Ω)을 다시 연결한 등가회로
2.2 Thevenin 등가회로를 실험적으로 구하려고 한다. 를 구하는 실험회로를 그리고 실험절차를 설명하라. 또 전
|
|
|
. 이것은 계산치 IL = 4.046mA 과 비슷한 값이었다.
이번 실험을 통해서 테브냉의 등가 회로를 이용하였을 때 복잡한 회로를 간단하게 VTH과 RTH가 들어간 직렬회로로 바꾸어서 쉽게 계산할 수 있음을 알게 되었다. 1. 개요
2. 결과
3. 분석
|
|
|
|
1. 실험목적
(1) 변압기의 권수비를 실험적으로 결정한다.
(2) 1차코일의 전류와 2차코일의 전류관계를 측정한다.
(3) 변압기의 저항을 측정한다.
2. 이론적배경
변압기는 공간을 통해 전기에너지를 전달할 수 있는 간단한 장치입니다.
1차
|
|
|
실험 결과 ……………………………………… 67
실험 6. Op-Amp 기본 회로 ……………………………………… 69
1. 실험 목적 ……………………………………… 69
2. 기초이론 ……………………………………… 69
3. 예비 보고서 …………
|
|
|
|
회로가 연결되어 있는 경우 이상적인 연산증폭기의 입력단자간의 전압은 영(zero)이 되며 이는 단락을 의미한다. 그러나 이 단락현상을 물리적인 실제적 단락이 아니기에 이를 가상접지라고 한다. 연산증폭기의 입력저항은 무한대이므로 입력
|
|
|
예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기의 A/D 변환기 회로
- 모의실험 결과 그래프 및 표 :
1) 정현파 입력
XSC1XSC2
2. 삼각파 입력
XSC1XSC2
■ 모의실험회로 2 :
- 모의실험 결과 그래프 및 표 :
D3
D2
D1
D0
0
0
|
|
|
결과를 로그파일과 이미지파일로 저장한다.
7. 정리를 하고 모든 전원을 차단한다.
4 Pre-Lab(예비실험): 검토 및 느낀점
이번 예비실험으로 다이오드 리미터회로와 클램퍼회로, 배전압회로를 멀티심으로 측정해보면서 각각 어떠한 기능을 하는
|
|
|
트랜지스터의 간략화된 구조이다. npn형 구조와 같은 이미터-베이스접합과 컬렉터-베이스접합으로 구성된다는 것을 알 수 있다.
≪ 그 림 ≫ 1.실험목적
2.예비지식
3.준비
4.실험 준비물
5.실험과정
6.PSPICE 실험결과
7.예비점검
|
|
|
출력전압는 증가한다.
RC 저역통과 필터에서 주파수가 커질수록 캐패시터에 걸리는 출력전압은 감소한다.
6. 참고문헌
기초회로실험 zbar외 1. 실험목적
2. 실험관련 이론
3. 실험 내용 및 방법
4. 실험결과 및 고찰
5. 결론
6. 참고문헌
|
|
메뉴펼치기
