|
1. 실험목적
가. 반가산기와 전가산기의 원리를 이해한다.
나. 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다.
라. 상용화된 4비트 ALU를 이용하야 두 수의
|
|
|
논리인 NOT, AND, OR 논리 게이트는 SSI 회로로 만들어져 시중에서 구할 수 있다. 이들 IC의 내부 구조와 시장 가격을 조사하시오.
NOT - 150원AND - 120원OR - 150원
2.12 논리함수 식에 AND, OR, NOT 및 () 연산이 포함되어 있을 때 이들 연산간의 우선순위(prece
|
|
|
논리회로의 간략화
D1
D2
C2
Y2
Y1
AND, OR, XOR, PASS가 가능한 연산회로
C1
● 모의 실험
De Morgan 제 1정리
회로 구성
결과 화면
De Morgan 제 2정리
회로 구성
결과 화면
■ 후 기
4장을 공부하면서 드모르간의 정리와 부울 대수의 법칙 그리고 카르노 맵에
|
|
|
논리 기초 이론을 바탕으로 조합 논리 회로와 순서 논리 회로 등의 동작 원리를 습득하여 디지털 응용 회로의 설계, 제작 관련 실무에 활용할 수 있도록 구성되어 있다.
본 단원에서 불 대수의 기본 개념과 기본연산, 이와 관련한 실제 논리
|
|
|
논리회로
논 리 식
진리표
입 력
출력
A B
Y
0 0
0
0 1
1
1 0
1
1 1
0
입 력
출력
A B
Y
0 0
1
0 1
0
1 0
0
1 1
0
입 력
출력
A B
Y
0 0
1
0 1
1
1 0
1
1 1
0
1). 가산기 : 이진수의 덧셈을 하는 논리 회로이다
- 반가산기(half adder)
반가산기는 2진수의 한자리수를 연산하고
|
|
|
새 IC칩으로 하지 않는 이상은 이런 문제가 해결되기 힘들지 않겠나 생각된다.
◎ 참고문헌
디지털 논리와 컴퓨터 설계 (M.Morris Mano저) 1.목적
2.이론
3.간단한문제
4.실험기기 및 부품
5.실험방법
6.이론치및예상결과
7.참고문헌
|
|
|
사용되는 다양한 데이터를 알 수
있다.
10진수
0 – 9 까지의 숫자를 사용하여 표현
10진법의 밑수는 10
밑수(base)
; 어떤 양을 표현하기 위해 진법에서 사용하는 숫자의
전체 개수 1.정보의 표현
2.불 대수
3.논리회로
|
|
|
교안
2. 2011년 한경대학교 김수찬 교수 디지털공학 강의 교안
(/http://www.kocw.net/home/search/kemView.do?kemId=334780) 1.논리기호의 해석 방법
2.5가지 표준논리게이트 심볼의 대치논리게이트
3.표준기호로부터 대치기호 구하기
4.참고문헌
|
|
|
논리식 x + x\'y를 가장 작은 수의 문자로 간소화 한 것은?
① xy ② x + y ③ x\'y
④ xy\' ⑤ x + y\'
②
심화
4. AND, OR, NOT 회로를 연결하여 XOR 회로의 기능이 되도록 회로 기호를 사용하여 그려보자.
ㆍ여러 가지로 만들 수 있다.
(각자의 생각대로)
2.
|
|
|
연산에서는 대부분 여러 비트로 구성된 두 수를 더해야 한다고 한다. 예를 들면, 1개의 전가산기를 이용하여 12비트로 구성된 두 수를 더하는 가산기로 나타내면, 계산을 하기 전에 먼저 가수와 피가수를 각각 가수 및 피가수 레지스터에 저장
|
|
메뉴펼치기
