|
5에 따른 PLA 회로를 그리시오.
표 4.5를 찾을 수가 없습니다.
4.11 복호기의 반대 기능을 갖는 회로를 부호기(encoder)라 한다. 즉, 부호기는 2n개의 서로 다른 정보를 n비트 2진 코드로 바꿔 주는 조합 논리회로이다. 4x2 부호기를 설계하시오.
4.12 MUX
|
|
|
실험 5의 경우 사용된 소자가 부논리회로이기 때문에 평소 두 핀은 언제나 High로 되어 있어야하고, Low에서만 입력에 따라 출력이 반응하는 회로이다. 그리고 PRESET과 CLEAR도 서로 반대의 입력일 때만 원래의 기능을 수행한다는 것도 알 수 있다.
|
|
|
실험은 없었습니다. 하지만 전가산기와 전감산기의 회로가 너무 복잡해서 그 회로를 구성하면서 연결을 잘못하는 실수로 인해 결과 값이 잘못 나오기도 하였습니다. 이번 실험도 4 째주 실험과 마찬가지로 5V의 전압을 주고 실험을 하였기 때
|
|
|
, 힘든 상황에서도 끝까지 실험에 차분히 도와주셨던 교수님과 조교님께 감사드리며 이번 리포트는 이것으로 마치겠다. 1. 실습목적
2. 실습내용
3. 실습 기자재, 부품 및 자료
4. 이론
5. 실습방법 및 순서
6. 실습결과보고서
|
|
|
실험이론
2-1. NOR, NAND Gate
2-2. 기본 플립플롭
2-3. JK 플립플롭
3. 실험과정
4. 실습문제
4-1. SR 플립플롭은 몇 가지 상태가 있는가?
4-2. 게이트로만 구성된 SR 플립플롭을 구성하시오.
4-3. SR 플립플롭을 시뮬레이션 하시오.
5. 고찰
|
|
|
실험때마다 새 IC칩으로 하지 않는 이상은 이런 문제가 해결되기 힘들지 않겠나 생각된다.
◎ 참고문헌
디지털 논리와 컴퓨터 설계 (M.Morris Mano저) 1.목적
2.이론
3.간단한문제
4.실험기기 및 부품
5.실험방법
6.이론치및예상결과
7.참고문
|
|
|
C1을 포함하여 3비트를 더할 수 있는 전가산기를 실제로 설계해보고 동작을 확인해 봄으로써 조합 논리 회로를 이해할 수 있게 될 것이다. 1. 목적
2. 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
논리도를 만들고, Compile을 한다.
3) 결과 분석
▶ Simulation 한 결과
input
output
A1
A0
B1
B0
BR1
D1
D0
BR0
0
0
0
1
1
1
1
1
0
1
0
1
0
0
0
0
0
1
1
1
1
1
0
0
1
0
1
0
0
0
0
0
1
0
1
1
1
1
1
1
1
1
1
1
0
0
0
0
<진리표>
실험 2-1 과 같이 XOR 연산자는 두 bit가 서로 같으면 0이 되고,
|
|
|
회로결선의 문제인지 오실로스코프 장비에 문제인지 몇 시간 동안 애를 먹였다.
하지만 장비를 바꾼 다음에 그래프가 상당히 깨끗하게 나왔다.
결국엔 첨두치 5.6V , 5.2V 에 맞추고 1칸에 5V/DIV 정확하게 맞추는 쾌거를 이루었다.
실험을 하다 보
|
|
|
회로 >
▶NOR게이트
NOR회로는 OR회로에 NOT회로를 접속한 OR-NOT회로로서, 논리기호 및 식, 스위치회로, 진리표, DTL회로를 다음 그림13-6에 나타냈습니다.
< 그림 13-6 NOR 회로
실험결과
<실험회로도>
◈NOR게이트
입력[V]
출력[NOR][V]
Y
LED
0
0
5
|
|
메뉴펼치기
