|
실험에 쓰인 게이트 소자 내부를 통과하는 과정에서도 저항이 존재해 오차가 발생했다고 생각한다. 설계로 인하여 시간이 많이 부족할 것이라는 생각 때문에 실험에 좀 더 진지하게 임하지 못하고 빨리 끝내야겠다는 생각만하여, 예비보고서
|
|
|
Flip-Flops
⑤ 7476 - Dual J-K Flip-Flops with Preset and Clear 논리회로 실험 5. 인코더 (Encoder)
실험 1. 인코딩 - 10진 / Excess - 3 코드
실험 2. 7 segment 표시기를 갖는 BCD 카운터
논리회로실험 6. Latch & Flip Flop
(1) 예비과제 (1)에서 구한 R-S Latch를 구성
|
|
|
+5
4
0
+5
0
+5
5
0
0
0
+5
6
+5
+5
+5
0
7
+5
0
+5
0
8
0
+5
0
+5
9
0
0
0
+5
10
+5
+5
0
0
11
+5
0
0
0
12
0
+5
0
0
13
0
0
0
0 실험 6. Bistable or flip-flop
1. 목적
2. 실험 기기 및 부품
3. 기본 이론
4. 실험 과정
4. AND-게이트된 J-K 마스터-슬레이브 플립플롭
6. 필요한 결과
|
|
|
회로도 및 결과
JK Flip-Flop 실험
실험1) 다음 회로도를 구성하고, 표를 완성하시오.
실험1 회로도
실험1 시뮬레이션
실험2) 다음 회로도를 구성하고, 표를 완성하시오.
실험2 회로도
실험2 시뮬레이션
실험3) 다음 회로도를 구성하고, 표를 완성
|
|
|
실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “디지털 논리 설계”, 북두출판사
[7] 김정태 “디지털 이론 및 실험”, 차송 실험 1. 논리 게이트 1
1. 실험 목적 1
2. 기초 이론 1
3. 예비 보고서 4
4. 실험 기
|
|
 |
보고서 작성능력 검증 기출문제 125
? 논문 작성을 검증하는 문제 134
? 기출문제의 유형분석 연구능력을 검정하는 문제 149
가. 기출문제의 유패턴탐색 꼬리질문 답변 대응 149
나. 기출문제 패턴과 대응 171
? 기본적인 외국어 소통능력을 검
|
|
|
를 수행하며 실제 전파의 거동을 실험적으로 이해하는 계기가 되었습니다.
대학 시절에는 팀 프로젝트에서 회로 설계를 맡으며 실험장비를 다루는 일에 익숙해졌고, 보고서 작성 및 발표도 주도적으로 수행하였습니다. 특히 설계 논리나 테
|
|
메뉴펼치기
