|
1. OR게이트
OR게이트는 모든 논리 기능이 수성될 수 있는 또 다른 기본 게이트로, 두 개 또는 그 이상의 입력을 가질 수 있으며 논리 덧셈을 수행한다. OR 게이트는 입력 중 어느 하나가 1(High)이면 1(High)출력을 발생하며, 모든 입력 신호가 0(Low
|
|
|
회로도 및 결과
- 부울대수와 카르노맵 실험
A
B
C
X
Y
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
1
1
1
1
0
1
1
1
1
1
1
1
- RS Flip-Flop 실험 (NOR게이트 사용한 S-R래치)
S
R
Q
Qvar
0
1
0
1
0
0
0
1
1
0
1
0
1
1
0
0
0
0
X
X
- RS Flip-Flop 실험 (NAND게이트 사용한 S-R래치)
S
R
|
|
|
게이트와 동일한 동작을 하는 것을 알 수 있다.
즉, 논리식으로 표현하자면, 가 성립하는 것이다.
1의 결과로 AND,NOT 게이트를 사용하여 NAND 게이트를 구성할 수 있음을 알 수 있다. 기본논리게이트 결과 보고서
기본논리게이트 예비 보고
|
|
|
게이트의 조합논리이다.
④ XNOR은 XOR의 보수를 구할 수 있다.
(∵ 왜냐하면 카르노 맵으로 표현 가능한 모든 논리회로는 NOR이나 NAND 만으로 표현 가능하기 때문이다. ) 부울대수의 정리
예비 보고서
1. 실험 목적
2. 기본 이론
3.
|
|
|
실험 종합
이번 실험은 CMOS 회로의 전기적 특성을 알아보는 시간이었다. 3년 만에 만지는 오실로스코프에 긴장하기도 하였지만, 예비보고서를 준비할 때 오실로스코프에 대한 조사를 하고가니 한결 쉽게 해결 할 수 있었다. 실험1번에서 미세
|
|
|
기본화 또는 최대항(maxterm)
2.4. Sum of Product와 Product of Sum
2.5. 논리식의 간단화
2.6. 카르노도(Karnaugh Map)
2.7. 카르노도에 의한 논리회로의 간소화(간략화)
3. 실험 부품
3.1. 측정기 및 도구
3.2. 실험재료
4. 예비보고서 문제
5. 참고 문헌
|
|
|
데이터를 디지털로 변환 시키는데 유용하다는 장점을 가진다.
참고자료
- Digital Logic Circuit Analysis and Design
- Google.com (인터넷)
- 디지털 공학 실험 기본 논리게이트
1. 목적
2. 이론
3. 실험순서
7. 예비 보고 사항
참고자료
|
|
|
게이트만을 이용하여 반가산기를 구현한다면, 필요한 게이트는 몇 개인가가?
(3) 전가산기를 구현하기 위해서 필요한 게이트의 종류와 개수는 어떻게 되는가?
5. 실험 방법:
반가산기
그림 11의 회로를 실험용 키트에서 결선하여 구성하라. 데
|
|
|
디지털 소자의 입출력에 방해를 준다.
그림 3.4 3-상태 TTL 인버터/버퍼
입력
출력
G
A
Y
1
0
1
1
1
0
0
X
Hi-z
입력
출력
G
A
Y
1
0
0
1
1
1
0
X
Hi-z
위와는 반대로 제어 입력 G가 입력이 부정 G로 되어 있을 때 G입력이 0일 때 정상동작이고, 1일 때 출력이 부정
|
|
|
문헌
http://princess.kongju.ac.kr/DigitalMain/dvlec/dvlecframe.htm http://www.pyc.pe.kr/computersystem/chapt-22.html
디지털 전자회로 설계, 청암, 김응묵, p54-58 제1장. 서론
제2장. 본론
2.1 카운터
▶ 동기식 modulo-N 카운터
▶조합 논리 회로
제3장. 결론
후기
|
|
메뉴펼치기
